一种用于900MHz射频识别（RFID）读写器芯片的1.8V CMOS直接变频接收机

设计了针对解决900MHz RFID读写器收发机芯片中本地载波干扰问题而优化的直接变频接收机,并在0.18μm 1P6M 混合信号CMOS工艺上实现验证. 设计中使用了一种串联反馈结构的基带放大器以达到同时实现无源混频器输出缓冲,直流消除以及信号放大的功能. 实际测量显示,该接收机的输入1dB压缩点为-4dBm,当中频信号解调信噪比要求为10dB时,可达到的灵敏度为-70dBm. 该接收机与整个收发机集成在同一块芯片中,使用1.8V电源电压,工作时静态电流为90mA.     

用于UHF RFID读写器的射频前端CMOS混频电路

提出了900 MHz频段下射频识别(RFID)读写器芯片射频前端接收器混频器模块,给出了读写器芯片的前端混频电路结构。采用单平衡无源混频器的特殊结构,降低了载波泄漏的干扰,后级接跨阻放大器,抑制了后级电路的噪声。通过电路内部复数反馈可以控制接收机等效输入阻抗实部与虚部的变化,进行阻抗匹配,省去了片外匹配网络。在SMIC 0.13μm CMOS混和信号工艺下进行流片。测试结果表明,核心模块的电源电压为3 V,电流为7.3 mA,混频器的转换增益为21.8 dB,输入1 dB压缩点为-5.11 dBm,IP3为4.6 dBm,芯片核心面积为0.83 mm×0.56 mm。     

超高频射频识别读写器设计

超高频射频识别系统中的读写器已经在物流等众多领域得到越来越广泛的应用。为了实现具有读写速度快、存储容量大、识别距离远和可同时读写多个标签等特点的读写器,根据ISO 18000-6标准中读写器的特性、工作原理和读写方法,提出了相应读写器的解决方案,重点阐述了读写器的硬件设计。实际应用结果表明该读写器读写速度快、识别率高、识别距离远的优点,能够满足应用要求。     

超高频射频识别读写器的研究与设计

超高频射频识别系统具有存储容量大、读写速度快、识别距离远和可同时读写多个电子标签等特点,已经在众多领域得到了广泛的应用。为了满足市场需求,文章对超高频读写器的内部结构进行了研究,并提出了一种基于ARM的超高频射频识别系统读写器的设计方案。文中从硬件和软件两个方面对读写器的设计进行了阐述,给出了读写器的设计结构、工作流程...     

超高频射频识别读写器的研究与设计

超高频射频识别系统具有存储容量大、读写速度快、识别距离远和可同时读写多个电子标签等特点,已经在众多领域得到了广泛的应用。为了满足市场需求,对超高频读写器的内部结构进行了研究并提出了一种基于ARM的超高频射频识别系统读写器的设计方案。从硬件和软件两个方面对读写器的设计进行了阐述,给出了读写器的设计结构、工作流程以及相关的软件流程图。实际应用结果表明,该读写器具有读写速度快、读写效率高、识别距离远等优点,可以满足市场需求。     

一种超高频射频识别读写器天线

本文提出了一种适用于我国UHF RFID读写器的宽带圆极化叠层微带天线,通过选用廉价FR4板、空气层介质和对角线切角的正方形贴片组成叠层结构,采用S型水平蜿蜒带条激励主辐射贴片的馈电方式,展宽了天线的阻抗带宽和轴比带宽.所提出的S型水平蜿蜒带条馈电技术,实现了对称的辐射方向性图.给出了天线设计思路,并利用电磁仿真软件分...     

直接变频接收机直流失调消除技术

基于传统的负反馈结构,提出一种改进的直流失调消除技术。分别采用密勒效应和线性区工作的MOS管,实现等效大电容和大电阻。采用此方法的失调消除技术易于实现片内集成。同时,使用补偿电路减小直流失调消除环路中高通截止频率随温度和工艺的变化。设计的电路高通截止频率为500Hz,芯片尺寸为740μm×780μm。     

基于0.5μm CMOS工艺的13.56MHz RFID读写器解调电路

射频识别系统主要包括读写器和电子标签两部分.设计了一种新颖的13.56MHz读写器芯片核心部分信号链路,包括混频、滤波、放大模块、积分模块、采样保持模块以及位解码模块.该结构能够提高接收电路的灵敏度和抗干扰能力.设计遵循ISO/IEC 14443协议Type A,采用一种5V单电源0.5μm CMOS工艺,给出了Cadence环境下的仿真结果.     

用于UHF RFID读写器的射频前端CMOS混频电路北大核心CSCD

提出了900 MHz频段下射频识别(RFID)读写器芯片射频前端接收器混频器模块,给出了读写器芯片的前端混频电路结构。采用单平衡无源混频器的特殊结构,降低了载波泄漏的干扰,后级接跨阻放大器,抑制了后级电路的噪声。通过电路内部复数反馈可以控制接收机等效输入阻抗实部与虚部的变化,进行阻抗匹配,省去了片外匹配网络。在SMIC 0.13μm CMOS混和信号工艺下进行流片。测试结果表明,核心模块的电源电压为3 V,电流为7.3 mA,混频器的转换增益为21.8 dB,输入1 dB压缩点为-5.11 dBm,IP3为4.6 dBm,芯片核心面积为0.83 mm×0.56 mm。     

基于多协议的射频识别读写器设计

介绍了一种基于多协议的高速读写器设计方案。该读写器支持ISO14443A/B及ISO15693协议,采用STC12C5A32S2作为微处理控制器,CLRC632芯片作为读写模块,USB和MAX485作为通信接口,带有备用电源电路及液晶显示。经实践测试,该读写器具有性能稳定、功耗低、抗干扰能力强的特点。     

UHF RFID阅读器中的堆叠式CMOS LNA设计

提出了一种基于0.25μm标准CMOS工艺,可用于UHF RFID（超高频射频识别）阅读器前端的低噪声放大器。根据低噪声放大器的匹配、噪声和增益分析,结合射频识别系统的理论计算,提出堆叠器件的电路结构达到电流复用,以降低功耗并保证增益。测试结果表明,在2.5 V供电时,放大器可以提供约26.3 dB的前向增益,噪声系数约为1.9 dB,放大电路从电源电压上抽取5.8 mA左右的工作电流,反向隔离度达到-40 dB,放大器的IIP3约为-15 dBm。     

A 900 MHz,21 dBm CMOS linear power amplifier with 35% PAE for RFID readers

A two-stage differential linear power amplifier(PA) fabricated by 0.18μm CMOS technology is presented. An output matching and harmonic termination network is exploited to enhance the output power,efficiency and harmonic performance.Measurements show that the designed PA reaches a saturated power of 21.1 dBm and the peak power added efficiency(PAE) is 35.4%,the power gain is 23.3 dB from a power supply of 1.8 V and the harmonics are well controlled.The total area with ESD protected PAD is 1.2×0.55 mm~2.Sy...     

一种饱和功率为21dBm，峰值效率为35%的应用于900MHz RFID阅读器的CMOS线性功率放大器

本文在CMOS 0.18μm Mixed Signal工艺上实现了工作于900MHz的两级差分线性功率放大器,该功放工作于class AB状态。本文探讨了低压下输出匹配和谐波抑制网络,以提高功放的输出功率及效率,降低输出谐波。测试结果表明,在1.8V的电源电压下,功放在900MHz频率的输出饱和功率达到21.1dBm,输出1dB压缩点的功率为18.4dBm,峰值功率增加效率为35.4%,功率增益为23.3dB,各谐波分量也得到很好的控制。两级功放加上PAD的芯片总面积为1.2×0.55mm2。通过单芯片测试以及基于原型机的测试结果表明,该功放可以满足UHF RFID阅读器的应用。     

用于UHF RFID读写器的可编程高线性上混频器

采用标准0.18 μm CMOS工艺,设计了一款应用于900 MHz UHF RFID读写器的有源I/Q正交上混频器.通过直流电平转换电路控制I/Q支路的信号输入,实现了ISO/IEC 18000-6协议所要求的3种调制方式(SSB-ASK,DSB-ASK和PR-ASK),并且实现了可控调制深度.在进行SSB-ASK调制时,得到的仿真结果为:上混频器的输入1 dB压缩点为-3 dBV,转换增益为2.34dB,输出1dB压缩点为-1 dBm,镜像边带抑制比为-40 dBc,双边带噪声系数为14.68 dB.     

一种基于中间件的RFID系统阅读器去冗余算法

 冗余阅读器判别是大规模RFID系统性能优化的重要问题之一.本文基于EPC网络架构提出一种阅读器去冗余算法MRRE.该算法利用RFID中间件的标签信息判别冗余阅读器,不需阅读器对标签写入信息.仿真结果表明,MRRE算法比LEO+RRE算法在冗余阅读器检测率上提高了6.27%～20.80%,在系统处理的标签信息量上降低了4.50%～35.73%,而且在系统部署合理性方面更具优势.     

Design of Reader Baseband Receiver Structure for Demodulating Backscattered Tag Signal in a Passive RFID Environment

In this paper, we present a demodulation structure suitable for a reader baseband receiver in a passive radio frequency identification (RFID) environment. In a passive RFID configuration, an undesirable DC‐offset phenomenon may appear in the baseband of the reader receiver, which can severely degrade the performance of the extraction of valid information from the received tag signal. To eliminate this DC‐offset phenomenon, the primary feature of the proposed demodulation structures for the received FM0 and Miller subcarrier signals is to reconstruct the signal corrupted by the DC‐offset phenomenon by creating peak signals from the corrupted signal. It is shown that the proposed method can successfully detect valid data, even when the received baseband signal is distorted by the DC‐offset phenomenon.     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

一种用于单片UHF RFID阅读器中的低相位噪声LC VCO设计

介绍了一种适用于UHF RFID(Radio Frequency Identification)阅读器的低相位噪声压控振荡器(VCO)电路.通过在传统的VCO电路中加入抑制电源噪声的regulator并在共模端加入平衡滤波电路对尾电流源的二次谐波分量进行抑制来降低1/f3区域的相位噪声,同时选取合适的电感值及其Q值使得VCO在1/f2区域也能获得较佳的相位噪声性能.同时,文中给出了本设计中使用的低噪声基准源电路.整个电路采用UMC0.18 μm MM/RF CMOS工艺实现,仿真与测试结果显示所提出的VCO结构和传统VCO相比几乎在所有区域内对相噪声均有5 dB的改善.本设计使用的电源电压为3.3 V,VCO中心频率为1.8 GHz,调谐范围约为11%,频偏1MHz处相位噪声约为-127 dBc/Hz,总电流约为7.2 mA.     

2.4GHz零中频接收机中正交相位的自校准设计

提出了实现在一个2.4GHz零中频接收机中的一种正交相位自校准方法.这种方法基于一个采用提出的正交相位检测器的延迟锁定环路来大大减小正交相位误差.该接收机采用0.18μm CMOS工艺实现.测试结果显示正交相位误差可以被校准到1°以内,满足了系统的要求.