MPEG-4视频编码器MacroBlockIP模块的VLSI结构设计

设计了MPEG-4视频编码器中用于处理纹理部分的模块-MacroBlockIP模块。它主要由重复填充、运动补偿、纹理填充、二维DCT／IDCT、量化／反量化和DC／AC预测六个部分组成。文中的方案在Xilinx ISE6．1i集成开发环境下用VHDL语言进行描述,并使用电子设计自动化（EDA）工具进行了模拟和验证。试验结果表明,所设计的MacroBlockIP模块逻辑功能正确,满足MPEG-4 Core Profiles＆Level2的实时编码要求,可用于MPEG4视频编码器的VLSI实现。     

MPEG-4形状编码器模式选择模块的VLSI结构设计

阐明了所设计的模式选择的VLSI硬件结构.首先介绍了MPEG-4形状编码中Mode Decision的基本原理,并对在Mode Decision中大量使用的ACQ函数进行化简,在保持计算精度的同时减少了硬件实现所耗费的资源,降低了电路复杂度.接着通过对MPEG-4校验模型中模式选择伪码的分析,将整个Mode Decision模块划分为4个子模块并分别设计其VLSI结构并实现.最后硬件仿真结果与软件运行结果的对比表明了本设计的正确性,综合结果也说明了本设计可以在最低0.97 MHz的频率下满足MPEG-4 Core Profile & Level2的实时编码,可用于MPEG-4的VLSI实现.     

MPEG-4像素压缩模块的DSP实现

文章在TMS320C6204定点DSP芯片上实现了MPEG-4像素压缩模块的优化.重点讨论了一种快速的DCT/IDCT算法在DSP上的实现,并针对其中最耗时的DCT/IDCT、量化/反量化算法做了软件优化,有效的降低了整个模块的运行时钟数.实验结果表明本文的算法和优化结果都取得了良好的效果.     

MPEG-4形状编码器二进制运动估计的VLSI结构设计

阐明了所设计的二进制运动估计的VLSI硬件结构.首先介绍了MPEG-4形状编码中BME的基本原理,以及前人设计的一种DDBME结构;接着分析指出DDBME在利用数据冗余方面的缺陷,并给出了一种改进的运动估计结构,通过扩大PE阵列以及重新安排数据的分发机制,可以达到75%的数据利用率.硬件仿真结果与软件运行结果的对比表明了本设计的正确性,综合结果也说明了本设计可以在最低5.93 MHz的频率下满足MPEG-4 Core Profile & Level2的实时编码,可用于MPEG-4的VLSI实现.     

基于MPEG-4网络视频编码器的设计和实现

本文详细介绍了MPEG-4网络视频编码器的视频采集、传输和系统控制等方面的硬件设计方案，以及基于Vxworks的软件实现方法。     

基于MPEG-4的视频水印算法研究

根据MPEG-4视频标准的编码特点和结合MPEG-4编码原理,本文提出了一种适用于版权保护的基于MPEG-4视频水印算法。该算法的基本思想是:首先从亮度分量量化后DCT系数的中低频范围中获取水印信息,然后将获取的水印信息嵌入到视频序列I帧全部亮度分量的DCT系数中,最后给出仿真实验和结果分析。仿真实验表明,该算法具有较好的不可见性。     

支持MPEG-4面向对象编码的VLSI模块结构设计

MPEG-4中一个新特性是面向对象编码。为了支持这种特性．MPEG-4标准引入了两种新的算法。重复填充和纹理填充.根据这两种算法的特点,设计了MPEG-4重复填充和纹理填充的VLSI结构。文中的方案在Xilinx ISE6．1i集成开发环境下,采用了VHDL进行了描述,并使用电子设计自动化工具进行了模拟和验证。仿真和综合结果表明,本文设计的VLSI处理器,其逻辑功能完全正确,而且可以在很低的时钟频率下满足MPEG-4 Core Profiles ＆ Level2的实时编码要求,可用于MPEG-4的VLSI实现。     

基于DSP的MPEG-4网络视频编码器实现

给出基于TMS320DM642实验平台的MPEG-4网络实时编码实现方法，阐述了系统实现结构框图，在分析DM642特点的基础上，讨论了网络视频编码器的实现和优化策略，并给出了较好的实验结果。     

基于Blackfin DSP的MPEG-4视频压缩编码器

通过对通用编码器性能的研究分析,本文提出了一种新的编码器设计方案。本文采用了美国模拟器件公司专为通信和互联网而设计的第四代DSP芯片Blackfin533;采用了基于内容压缩的高压缩比协议MPEG-4协议;并提出了一系列优化编码器的方案。实验表明这一编码器具备了通用编码器所不具备的优点,如功耗低、价格低、体积小、便于升级等。     

MPEG-4运动补偿的VLSI结构设计

针对MPEG．4解码中运动补偿控制复杂、数据吞吐量大、实现较困难，提出了一种适合MPEG-4的运动补偿硬件实现方案，解决了时序分配、输入输出控制等较难处理的问题。此方案已经在Xilinx ISE6．li集成开发环境下，采用了VHDL进行描述，并使用了电子设计自动化（EDA）工具进行了模拟和验证。仿真和综合结果表明，设计的运动补偿处理器逻辑功能完全正确，而且可以满足MPEG-4 Core Profiles ＆ Level 2的实时编码要求，可用于MPEG-4的VLSI实现。     

一种快速高效MPEG-4运动估计硬件结构的研究和实现

提出一种高度并行和多流水线处理的硬件结构,实现MPEG-4视频部分的全搜索块匹配运动估计算法.该硬件结构能实时地通过全搜索块匹配运动估计算法来搜索每个像素块最佳匹配运动向量,具有计算速度高、运动向量准确、较少的内置存储器要求、低运行时钟和低功耗等诸多优点,从而可满足移动视频业务和高清晰视频业务的需求.该硬件结构基于富士通的CE66库实现.     

基于纹理图像的MPEG-4运动补偿电路的VLSI设计

在采用外部存储和内部缓存的两级存储方案的基础上,提出了一种基于纹理图像的MPEG-4ASP@L5运动补偿电路的硬件结构,并完成了VLSI设计。针对运动向量的预测算法,在满足实时译码的前提下对电路的内部缓存LM2进行了优化。对于重叠块运动补偿算法,提出了一种有效的双循环替换缓存结构。采用TSMC0.25μm1P5MCMOS工艺,完成了运动补偿电路的VLSI实现,芯片内核面积为1.31mm×1.31mm,最高工作频率150MHz。系统仿真结果表明该电路可在120MHz的频率下对符合ASProfile标准的ITU-R601格式的纹理视频流进行实时运动补偿。     

MPEG-4运动补偿处理器的VLSI结构设计

针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输人输出控制等较难处理的问题。文中的方案已经在Xilinx ISE6．1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化（EDA）工具进行了模拟和验证。仿真和综合结果表明,该处理器逻辑功能完全正确,能满足MPEG-4Core Profiles＆ Level2实时编码要求,可用于MPEG-4的VLSI实现。     

MPEG4中VOP填充模块的VLSI设计

文章根据MPEG-4纹理填充的特点，采用流水线结构设计了MPEG-4中的重复填充的，采用乒乓RAM实现了高速流水线结构，利用填充PE单元实现了MPEG-4高效的重复填充.仿真和综合结果表明，文章设计的VOP填充处理器的逻辑功能完全正确，而且可以满足MPEG-4 Core Profiles＆Level2的实时编码要求，可用于MPEG-4的VLSI实现。     

基于SIP的MPEG-4视频电话中媒体传输模块的设计

详细阐述了基于SIP的MPEG4视频电话中媒体传输模块的设计和实现方案,论述了MPEG4网络传输关键技术和解决方案,并提出了一个基于RTP/SIP的反馈拥塞控制模型.该设计和解决方案目前已应用于基于嵌入式硬件的视频电话系统开发中,完全能够满足该系统对于多路音视频实时传输的通信需求.     

MPEG-4标准中的视频编码

MPEG－4是一个全新的多媒体标准,采用了基于对象和模型的编码方法,本文简要总结了MPEG－4视频编码的各种特点,并对其中的纹理编码、形状编码、静止纹理编码、脸部对象编码、网格对象编码、Sprite对象编码以及可分级编码作了简要的介绍。     

MPEG-4 中的视频编码技术

MPEG-4图像压缩编码方法是基于对象和内容的现代编码方法,顺应了现代图像压缩编码的潮流,广泛用在多媒体通信及第三代移动通信系统中。本文主要介绍了MPEG-4视频对象的压缩编码方法及其差错控制方法。