一种低速可编程的声码器设计与实现

为增强数字语音通信的安全性,提高传输带宽的利用率,基于低速率SELP算法,设计了一种具有可编程、高并行度、可重构、安全性等特点的声码器.采用四级ALU单元、可变长VLIW专用指令集等设计,优化了复杂度高的功能模块,显著提高指令级并行度.仿真结果表明,该声码器在20MHz主频下完成0.6kbps的SELP算法的平均功耗为200mW,完成编解码的运算复杂度为12.5MIPS,低于相同工艺水平的通用DSP的40MIPS.     

声码器中一种四级可重构ALU的研究与设计

在面向语音编解码算法实现的高性能声码器设计中,支持可变长VLIW指令集的ALU单元是实现其设计目标的重要环节.本文提出一种四级可重构的ALU设计,以前缀算法加法器为核心,并通过操作数和资源的重构,能在单周期内完成81种复合算术逻辑运算,同时将其控制编码压缩了58.93%以适应指令集的宽度约束,高效实现了算法中潜在的高并行性,很好的满足了运算密集型的算法应用需求.     

AMBE-2000~(TM)声码器芯片在语音通信系统中的应用

介绍了DVSI公司AMBE-2000TM声码器语音压缩解压芯片的应用以及工作原理;结合实例给出了语音通信系统中AMBE-2000TM声码器与PCM编解码器AD73311的A/D-D/A接口电路。声码器在低速率下能够提供优良的语音质量,能实现全双工、实时语音压缩解压等功能。因此在卫星通信、数字移动通信、保密通信、语音邮件等方面都有广泛的应用。     

AMBE-2000TM声码器芯片在语音通信系统中的应用

介绍了DVSI公司AMBE-2000TM声码器语音压缩解压芯片的应用以及工作原理结合实例给出了语音通信系统中AMBE-2000TM声码器与PCM编解码器AD73311的A/D-D/A接口电路.声码器在低速率下能够提供优良的语音质量,能实现全双工、实时语音压缩解压等功能.因此在卫星通信、数字移动通信、保密通信、语音邮件等方面都有广泛的应用.     

AMBE-2000^TM声码器芯片在语音通信系统中的应用

介绍了DVSI公司AMBE-2000^TM声码器语音压缩解压芯片的应用以及工作原理：结合实例给出了语音通信系统中AMBE-2000^TM声码器与PCM编解码器AD73311的A／D—D／A接口电路。声码器在低速率下能够提供优良的语音质量．能实现全双工、实时语音压缩解压等功能。因此在卫星通信、数字移动通信、保密通信、语音邮件等方面都有广泛的应用。     

2.4kb/s改进型预测多脉冲LPC声码器的计算机仿真

论文将改进型预测多脉冲语音编码方法用于低速率语音声码器的设计,并进行了计算机仿真。对2.4kb/s声码器各参数的选择、比特分配以及LPC参数的矢量量化作了介绍,最后给出计算机仿真的结果。     

端到端保密通信中的类语音调制解调器设计

针对当前移动端到端保密通信方式存在的问题,研究基于网络无感的高质量端到端保密通信方法。关于其中语音信号因加密随机化而不能被声码器正确解码的问题,分析了一种声码器的结构原理,提出了类语音调制解调算法,将加密语音数据经类语音转换调制到终端声码器的输出比特流上进行传送。介绍了调制解调算法的比特映射模型及相关参数码本的设计方法。     

基于可重构路由单元的软件构件描述语言研究与设计

随着路由器的研究重点从对路由器性能的提升发展到对路由器功能的扩展,可重构路由单元成为解决路由器功能扩展方面的一个很好的尝试。可重构路由单元的构件化设计引入了软件构件模型的思想。基于软件模型构件化开发,对可重构路由单元构件模型的描述及管理方法做了研究。软件构件描述语言和描述方法的研究与设计为下一步进行路由器构件化开发也打下了坚实的基础。     

基于MELP的汉语耳语音重建

该文使用混合激励线性预测(MELP)声码器来完成耳语音转化为正常音。在语音编码的过程中,对原有的声码器的编码过程进行修改。在语音中引入基频和对语音的声道共振峰参数进行修改,进而完成耳语音的编码过程。最后使用解码器对参数进行语音的合成得到目标语音。实验结果可以较好的得到正常语音。     

AMBE-1000声码器在语音通信系统中的应用

AMBE-1000是一款语音质量较好的低比特率声码器芯片。提出了应用该芯片研制语音通信声码器的具体实现方案。给出了语音通信系统中电话用户接口回路、PCM语音数字化编码回路和AMBE-1000支持电路。     

一种新型的嵌入式语音识别机器人系统

本文探讨和研究了一种新型的基于嵌入式系统以及DSP的语音识别工业机器人系统。系统采用嵌入式 DSP的方案使机器人的性能、成本、可配置性和可扩展性达到一个更佳的平衡点,同时在语音识别方面采用了改进的MFCC方法进行语音特征提取以及采用基于K均值分段的HMM模型进行实时语音学习与识别使算法的实时性和可移植性提高。     

可重构计算的硬件结构

首先讨论了可重构计算的基本含义及特点，指出它的实质是突破了通用微处理仅时间维可变，ASIC空间维可变的限制，实现时间、空间两维可编程。其次，系统地综述了基于FPGA的可重构计算硬件结构的基本技术，重点讨论了逻辑单远的粒度及单元间互连的路由问题，最后给出了基于可重构计算的几个典型体系结构框架。     

高性能可重构流水线ADC的设计与仿真

提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案,在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进,降低了非理想因素对系统的影响,保证了所设计的流水线ADC的指标实现,并对关键模块电路和ADC系统进行了仿真验证。     

一款可编程语音处理器的设计与应用

为了提高通信系统的保密性,降低制造成本,需要进行专用处理器的设计.该文基于SELP(Sinusoidal Excitation Linear Prediction)算法模型原理,设计了一款高质量多速率语音专用处理器芯片.芯片使用可重构体系结构和超长指令字系统设计方法,将复杂度高的子程序进行优化,能够显著提高指令并行度.仿真结果表明:在该芯片上实现语音压缩编码算法,执行效率高于相同工艺水平的通用数字信号处理器,并保持原有编码质量.该处理器能够实现多种类型的语音压缩算法,使语音算法可以达到高保密性、低复杂度和易开发性.     

FPGA based dual microphone speech enhancement

Microsystem Technologies - This paper proposes an efficient reconfigurable hardware design of dual microphone speech enhancement technique using sound source localization and multi band spectral...     

面向序列密码的抽取与插入单元可重构设计研究

研究了抽取与插入单元的基本原理,提出了一种可重构的抽取与插入硬件电路,并对核心模块控制信息生成电路进行了深入研究.可重构硬件电路通过配置能够灵活高效地实现32 bit、64bit、128 bit、256 bit等位宽抽取与插入操作.该设计在Altera公司的FPGA上进行了功能验证,并在Synopsys公司的Desig...     

基于FPGA可重构快速密码芯片设计

为提高密码芯片的应用效益,提出了一种基于FPGA可重构的密码芯片实现方法。该方法打破了传统了一类密码芯片采用一种设计方案的模式,通过对FPGA的重构设计,能够动态地实现多种不同计算特征的密码算法芯片。同时对最基础的乘法运算和加法运算,设计了细粒度流水的加速策略。该方案能够重构实现DES、AES、RSA、椭圆曲线密码算法等典型密码算法,对600M的数据文件加密测试,DES的加速比为2.8,AES的加速比为3.6。     

A framework for post-silicon realization of arbitrary instruction extensions on reconfigurable data-paths

In this paper we present a framework for realizing arbitrary instruction set extensions (IE) that are identified post-silicon. The proposed framework has two components viz., an IE synthesis methodology and the architecture of a reconfigurable data-path for realization of the such IEs. The IE synthesis methodology ensures maximal utilization of resources on the reconfigurable data-path. In this context we present the techniques used to realize IEs for applications that demand high throughput or those that must process data streams. The reconfigurable hardware called HyperCell comprises a reconfigurable execution fabric. The fabric is a collection of interconnected compute units. A typical use case of HyperCell is where it acts as a co-processor with a host and accelerates execution of IEs that are defined post-silicon. We demonstrate the effectiveness of our approach by evaluating the performance of some well-known integer kernels that are realized as IEs on HyperCell. Our methodology for realizing IEs through HyperCells permits overlapping of potentially all memory transactions with computations. We show significant improvement in performance for streaming applications over general purpose processor based solutions, by fully pipelining the data-path.     

SAR系统可重配置高速数传设计和实现

为了解决通用性和数据传输率瓶颈,本文设计并实现了一种通用的可重配置高速数据传输模块。通过使用高速的LVDS外部数据接口和PCI_X内部数据接口,以及可以重配置的体系结构,适应不同的物理接口和接插件模式,实现了高速实时SAR成像的数据接口。该体系结构具有通用性和可重配置性,系统开发快速,可以适应广泛的数据传输模式。