一种用于音频Σ-ΔA/D转换器的CMOS带隙电压基准源

在传统带隙基准电压源电路结构的基础上,通过在运放中引入增益提高级,实现了一种用于音频Σ-ΔA/D转换器的CMOS带隙电压基准源。在一阶温度补偿下实现了较高的电源抑制比（PSRR）和较低的温度系数。该电路采用SIMC 0.18-μm CMOS工艺实现。利用Cadence/Spectre仿真器进行仿真,结果表明,在1.8 V电源电压下,-40～125℃范围内,温度系数为9.699 ppm/℃;在27℃下,10 Hz时电源抑制比为90.2 dB,20 kHz时为74.97 dB。     

一种高精度CMOS带隙基准电压源设计

介绍了带隙基准电压源的基本原理,设计了一种高精度带隙基准电压源电路.该电路采用中芯国际半导体制造公司0.18 μm CMOS工艺.Hspice仿真表明,基准输出电压在温度为-10～120 ℃时,温度系数为6.3×10-6/℃,在电源电压为3.0～3.6 V内,电源抑制比为69 dB.该电压基准在相变存储器芯片电路中,用于运放偏置和读出/写驱动电路中所需的高精度电流源电路.     

可用于电视系统的带隙基准电压源的设计

针对传统一阶温度补偿的CMOS带隙基准电压源的温度特性较差,本文在此基础上采用高阶温度补偿以改善温度特性,并且在电路中增加了带有负反馈的前调整器,提高了基准电压的电源抑制比。对电路采用SMIC0.18CMOS工艺进行仿真,输出电压在温度为-20~~58。c范围内有负的温度系数2.34ppm/。c,在温度为58~~120范围内有正的温度系数为2.21ppm/。C,在低频时电源抑制比可达116dB,在10K也可达到73dB。     

一种具有高阶温度补偿的低温漂高PSRR带隙基准

设计了一种基于高阶温度补偿与内建负反馈稳压技术的带隙基准,所设计的带隙基准具有低温漂和高PSRR的优点。通过采用两对工作在亚阈值区的MOS管,根据不同工作温度分段产生指数型补偿电流,形成高阶温度补偿,降低了带隙基准的温度系数。基于带隙基准输出电压,通过内建负反馈稳压电路,提高了带隙基准的电源抑制能力。基于Dongbu 0.18μm BCD工艺,完成了低温漂高PSRR带隙基准的设计、版图绘制和后仿真验证。带隙基准的版图面积为290μm×200μm。后仿真结果表明,所设计的带隙基准在-45～125℃范围内温度系数仅为1.15×10-6/℃,电源抑制比为83.22 dB;在2.8～5.5 V电源电压变化下,基准电压的平均值为1.212 V,线性调整率为0.015%。     

应用于模数转换的高精度带隙基准源

设计了一种应用于模数转换的高精度带隙基准电压源和电流源电路,利用温度补偿技术,该电路能分别产生零温度系数的基准电压VREF、零温度系数的基准电流IZTAT。仿真结果显示,采用标准0.18μm CMOS工艺,在室温27℃和2.8 V电源电压的条件下,电路工作频率为10 Hz和1 kHz时,电源抑制比(PSRR)分别为–107 dB和–69 dB,VREF及IZTAT的温度系数分别是20.6×10–6/℃和40.3×10–6/℃,功耗为238μW,可在2.4~3.6 V电源电压范围内正常工作。     

一种高精度BiCMOS电流模带隙基准源

采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比（PSRR）、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40～＋120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2～4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。     

一种高电源抑制比带隙基准电压源的设计

设计了一种基于反馈电路的基准电压电路。通过正、负两路反馈使输出基准电压获得了高交流电源抑制比(PSRR),为后续电路提供了稳定的电压。采用NPN型三极管,有效消除了运放失调电压对带隙基准电压精度产生的影响,并对电路进行温度补偿,大大减小了温漂。整个电路采用0.35μm CMOS工艺实现,通过spectre仿真软件在室温27℃、工作电压为4 V的条件下进行仿真,带隙基准的输出电压为1.28 V,静态电流为2μA,在-20~80℃范围内其温度系数约为18.9×10-6/℃,交流PSRR约为-107 dB。     

Novel high PSRR high-order temperature-compensated subthreshold MOS bandgap reference

Novel high power supply rejection ratio (PSRR) high-order temperature-compensated subthreshold metal-oxide-semiconductor (MOS) bandgap reference (BGR) is proposed in Semiconductor Manufacturing International Corporation (SMIC) 0.13 μm complementary MOS (CMOS) process. By adopting subthreshold MOS field-effect transistors (MOSFETs) and the piecewise-curvature temperature-compensated technique, the output reference voltage's temperature performance of the subthreshold MOS BGR is effectively improved. The subthreshold MOS BGR achieves high PSRR performance by adopting the technique of pre-regulator. Simulation results show that the temperature coefficient (TC) of the subthreshold MOS BGR is 1.38×10^?6/°C when temperature is changed from ?40 °C to 125 °C with a power supply voltage of 1.2 V. The subthreshold MOS BGR achieves the PSRR of ?104.54 dB, ?104.54 dB, ?104.5 dB, ?101.82 dB and ?79.92 dB at 10 Hz, 100 Hz, 1 kHz, 10 kHz and 100 kHz respectively.     

一种高PSRR的无运放带隙基准电路

设计了一种无运放带隙基准电路,该电路采用电压自调节技术来稳定输出基准电压,并实现该带隙基准电路在较宽频率范围内的高PSRR。该基准采用无运放结构,在降低电路复杂性的同时,避免了运算放大器的失调电压对输出基准的温度系数的影响。基于0.18μm BCD工艺,在Cadence环境下仿真得到该电路在10 Hz时,PSRR为-94 dB,在1 MHz时,PSRR为-44 dB;在-40～125℃温度范围内,温度系数为4×10^-6/℃;包含启动电路在内,该电路静态电流约为14μA,片上面积约为0.016 mm²。     

一种可编程电压基准源设计与实现

提出了一种新的基于改进的电流模式带隙基准源的可编程基准源的设计与实现方法.电路采用Chartered 0.35μm 工艺仿真并流片.测试结果表明,温度变化范围为0～100℃,温度系数为±36.3ppm/℃(VID=11110).电源电压变化范围为2.7～5V,其相对变化值为5mV.当VID0频率为125kHz时,瞬态响应最大毛刺幅度约为20mV.5位VID码不同的输入状态,输出基准电压从1.1变到1.85V,变化步长为25mV.     

一种可编程电压基准源设计与实现

提出了一种新的基于改进的电流模式带隙基准源的可编程基准源的设计与实现方法.电路采用Chartered 0.35μm 工艺仿真并流片.测试结果表明,温度变化范围为0～100℃,温度系数为±36.3ppm/℃(VID=11110).电源电压变化范围为2.7～5V,其相对变化值为5mV.当VID0频率为125kHz时,瞬态响应最大毛刺幅度约为20mV.5位VID码不同的输入状态,输出基准电压从1.1变到1.85V,变化步长为25mV.     

0.5μmCMOS带隙基准电路设计

依据带隙基准原理,采用华润上华(CSMC)0.5 μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal,简称BLVDS)的总线收发器带隙基准电路.该电路有较低的温度系数和较高的电源抑制比.Hspice仿真结果表明,在电源电压VDD=3.3 V,温度T=25℃时,输出基准电压Vrd=1.25 V.在温度范围为-45℃～ 85℃时,输出电压的温度系数为20 pm/℃,电源电压的抑制比δ(PSRR)=-58.3 dB.     

高电源电压抑制比基准电压源的设计

在此通过对带隙基准电压源电路进行建模分析,针对逆变电路的中低频使用环境,设计了一个应用于高压逆变器电路中的高电源电压抑制比,低温度系数的带隙基准电压源。该电路采用1μm,700 V高压CMOS工艺,在5 V供电电压的基础上,采用一阶温度补偿,并通过设计高开环增益共源共栅两级放大器来提高电源电压抑制比,同时使用宽幅镜像电流偏置解决因共源共栅引起的输出摆幅变小的问题。基准电压源正常输出电压为2.394 V,温度系数为8 ppm/℃,中低频电压抑制比均可达到-112 dB。     

一种带曲率补偿的低功耗带隙基准设计

为了改善传统带隙基准中运放输入失调影响电压精度和无运放带隙基准电源抑制差的问题,设计了一款基于0.35μm BCD工艺的自偏置无运放带隙基准电路。提出的带隙基准源区别于传统运放箝位,通过负反馈网络输出稳定的基准电压,使其不再受运算放大器输入失调电压的影响;在负反馈环路与共源共栅电流镜的共同作用下,增强了输出基准的抗干扰能力,使得电源抑制能力得到了保证;同时采用指数曲率补偿技术,使得所设计的带隙基准源在宽电压范围内有良好的温度特性;且采用自偏置的方式,降低了静态电流。仿真结果表明,在5 V电源电压下,输出带隙基准电压为1.271 V,在-40～150℃工作温度范围内,温度系数为5.46×10^-6/℃,电源抑制比为-87 dB@DC,静态电流仅为2.3μA。该设计尤其适用于低功耗电源管理芯片。     

一种适用于宽电源电压幅度的高精度双极带隙基准电路

设计并实现了一种bipolar工艺下的高精度带隙基准电路,通过Hspice验证,具有2.28(10-6K-1的温度系数,在(V=10V的宽电源电压幅度范围作用下,具有1.2mV/V电源抑制特性及直流PSRR=79dB的高电源抑制比.     

一种高精度低温漂带隙基准源设计

基于TSMC40nmCMOS工艺设计了一种高精度带隙基准电路。采用Spectre工具仿真,结果表明,带隙基准输出电压在温度为-40—125℃的范围内具有10×10^-6／℃的温度系数,在电源电压在1．5-5．5V变化时,基准输出电压随电源电压变化仅为0．42mV,变化率为0．23mv／V,采用共源共栅电流镜后,带隙基准在低频下的电源电压抑制比为-72dB。     

一种新型的无电阻实现的带隙电压基准源

设计了一种新的采用0.35μm全数字工艺实现的无电阻的带隙基准电压源.该电路结构引入了差分放大器,以此来产生正比于温度的电压量,同时放大器减小了电路中由电源电压及温度变化所产生的镜像电流的误差,进一步提高了电路电源抑制比,降低了无电阻基准电压源的温度系数.Spice仿真结果表明,该电路结构具有较高的电源抑制比和低的温度系数:在电源电压从2.4V变化到5.0V时,输出电压波动小于9mV;在-25℃~125℃温度变化范围内,电压输出的最大变化量为±5.5mV.     

1V以下基于Vgs权重的CMOS恒压源

提出了一种新型CMOS恒压源的制作方案,它基于nMOS和pMOS的饱和区栅源电压随温度变化权重不同的原理,将两者做相关运算,得到零温度系数的恒压源.该电压源没有采用二极管和寄生三极管,并用SMIC 0.18μm数模混合工艺模型参数仿真并制造.测试结果表明,温度系数达到了44ppm/℃,PSRR为-46dB,650mV以上的电源电压就可以完全正常工作.芯片面积约为0.05mm2.     

Sub-1V CMOS Voltage Reference Based on Weighted Vgs

提出了一种新型CMOS恒压源的制作方案,它基于nMOS和pMOS的饱和区栅源电压随温度变化权重不同的原理,将两者做相关运算,得到零温度系数的恒压源.该电压源没有采用二极管和寄生三极管,并用SMIC 0.18μm数模混合工艺模型参数仿真并制造.测试结果表明,温度系数达到了44ppm/℃,PSRR为-46dB,650mV以上的电源电压就可以完全正常工作.芯片面积约为0.05mm2.     

A 0.19 ppm/°C bandgap reference circuit with high-PSRR

A high-order curvature-compensated CMOS bandgap reference (BGR) topology with a low temperature coefficient (TC) over a wide temperature range and a high power supply reject ratio (PSRR) is presented. High-order correction is realized by incorporating a nonlinear current I_NL, which is generated by ∆V_GS across resistor into current generated by a conventional first-order current-mode BGR circuit. In order to achieve a high PSRR over a broad frequency range, a voltage pre-regulating technique is applied. The circuit was implemented in CSMC 0.5 μm 600 V BCD process. The experimental results indicate that the proposed topology achieves TC of 0.19 ppm/°C over the temperature range of 165 °C (−40 to 125 °C), PSRR of −123 dB @ DC and −56 dB @ 100 kHz. In addition, it achieves a line regulation performance of 0.017%/V in the supply range of 2.8–20 V.