多路选择器树形结构逻辑网络设计

本文首先讨论了逻辑函数的分解;然后给出利用多路选择器实现多变量组合函数时,获得最小或接近最小的树形结构网络的设计方法。该方法适用于计算机自动综合。     

基于分解的多路选择器工艺映射方法设计

针对Virtex-7系列FPGA架构,提出了一种基于分解的多路选择器工艺映射方法。选取多个细粒度规则多路选择器作为基准单元,将对应的优质工艺网表保存为模板,将N选1多路选择器递归分解为若干层紧密连接的基准单元并基于模板实现其优化映射。对比所提方法与综合工具Vivado及ABC的多路选择器工艺映射效果,实验数据表明该方法与Vivado相比可平均减少1.01%的查找表（LUT）开销与5.61%的时延,与ABC相比可平均减少20.82%的LUT开销与29.51%的时延,而且该方法时间复杂度低,平均运行速度比ABC快4.28倍。     

应用多路选择器设计多输入逻辑电路

数字逻辑化简是数字系统中的一个重要问题,经典方法采用布尔代数式和卡诺图化简,现代虽可采用计算机辅助逻辑综合,但在一般数字设备中,手工的卡诺图化简仍不失为有效手段,可是它在多变量(大于5、6变量)的情况下,便难于处理,为此,如何充分发挥现有中规模器件集成度较高的优点,扩展其逻辑功能,以便用于常用数字系统中组合逻辑及时序逻辑网络综合。多路选择器在处理这类问题上,有其特有的优点,本文拟就多路选择器扩展应用于多输入逻辑设计作一简要介绍。     

多路选择器的硬件设计与研究

多路选择器是一种对从工业现场采集来的多路模拟信号进行选择的重要器件,也称多路开关。本文旨在用数片模拟多路选择集成电路(如CD4097、CD4067)及微处理器ADuC834等器件设计出一种多路选择器。它能在20路模拟信号传送过程中,根据需要将其中任意一路选择出来供给模数转换器转换,从而大幅度的提高相关硬件资源的使用效率,节约硬件成本。     

应用于高速信号传输系统的多路选择器

提出了一种能够传输高速信号的多路选择器,并为其设计了一种低失真、宽带模拟开关.所提出开关的栅源过驱动电压由nMOS和pMOS的开启电压之和决定,并能够确保输入变化时,开关的栅源电压与阈值电压之差（VGST）保持恒定,从而基本消除了体效应的影响.采用TSMC 0.18μm CMOS工艺,HSPICE仿真结果表明,输入信号在0.3～1.7V之间变化时,开关的VGST基本保持恒定,其-3dB带宽大于10GHz,当输入频率为1GHz时,其无杂散动态范围为67.11dB;开关的开启时间为2.98ns ,关断时间为1.35ns,确保了多路选择器的break-before-make特性.该结构可应用于高速信号传输系统中.     

应用于高速信号传输系统的多路选择器

提出了一种能够传输高速信号的多路选择器,并为其设计了一种低失真、宽带模拟开关.所提出开关的栅源过驱动电压由nMOS和pMOS的开启电压之和决定,并能够确保输入变化时,开关的栅源电压与阈值电压之差(VGST)保持恒定,从而基本消除了体效应的影响.采用TSMC 0.18μm CMOS工艺,HSPICE仿真结果表明,输入信号在0.3～1.7V之间变化时,开关的VGST基本保持恒定,其-3dB带宽大于10GHz,当输入频率为1GHz时,其无杂散动态范围为67.11dB;开关的开启时间为2.98ns,关断时间为1.35ns,确保了多路选择器的break-before-make特性.该结构可应用于高速信号传输系统中.     

一种改进的最小化路测方法

首先对最小化路测技术的研究背景、应用场景、技术原理进行了介绍,针对现有最小化路测方案中存在的缺陷进行改进,提出一种改进的最小化路测方案,更好的满足路测需求。     

一种基于神经网络的多层通孔最小化方法

在多层布线的线段－相交图模型基础上，利用Ｈｏｐｆｉｅｌｄ人工神经网络理论，通过反通孔数目这个优化目标与Ｈｏｐｆｉｅｌ网络能量函烽相联系的方法来解决多层布线通孔最小化问题。算法考虑了许多来自实际的约束。     

一种锁定相位编程可调全数字锁相环设计

在介绍经典全数字锁相环(DPLL)结构与工作原理的基础上,提出了一种可实现输出信号与输入信号多相位锁定的全数字锁相环路设计,详细介绍了设计思路、结构及工作原理。设计采用Verilog硬件描述语言描述,进行了计算机仿真、现场可编程逻辑器件(FPGA)实现和系统板级实验,证明了设计的可行性。     

数据选择器在数字电路中的应用

数据选择器作为数字电路中的组合逻辑主要集成元件之一,除了具有传统的数据传输和分配功能之外,还可用作逻辑函数发生器。以中规模集成数据选择器74LS157和74HC151为例,通过3个实例详细介绍以上2种功能,更好地理解和扩展集成器件的性能和用途,达到举一反三、灵活运用的目的。同时,使用数据选择器和译码器在实现组合逻辑函数功能方面也越来越受到重视。     

CMOS工艺复接器模块中选择器的设计

在光纤传输系统中,为了提高信道的利用率,需要用复接器将多路低速信号合成一路高速信号。选择器就是高速复接器模块中的关键部分,选择器的逻辑功能和性能直接影响复接器的工作。由于源极耦合场效应管逻辑(SCFL)电路工作速率高,因此选择器的设计就采用了SCFL电路结构。设计采用全定制的设计方法,在参数调整过程中,采用一种观察分组的新方法,并用SmartSpice进行了仿真,其结果达到了预期的目标。     

多工器的综合与设计

介绍了一种通过特征多项式综合多工器耦合系数的方法。该方法在低通原型频域中运用迭代算法计算优化多工器整体及各支路滤波器的特征多项式,综合得出的各支路耦合系数考虑进了多工器其余支路的影响,大幅缩短滤波器优化时间,且各支路滤波器的传输零点位置可根据需要指定。该方法也适用于双工器及三工器的推导。最终利用软件Ansoft Designer,综合设计并检验一个四工器,利用该方法得出的曲线与预期吻合。     

基于数据选择器和D触发器的多输入时序电路设计

为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。     

一种全局最小化的图像分割方法

曲线活动模型是图像分割中应用广泛且成功的一类模型,但由于能量泛函的非凸构造,使得其分割结果往往陷入局部解的困境。为了克服这一点,该文在已有的曲线活动模型之一背景去除模型之上,从Heaviside函数的近似入手,提出了凸的能量泛函,并对其最小化,得到了相应的全局最小解求解方程。实验表明,该方法分割结果准确,分割速度快,具有一定的抗噪性,且对初始曲线的位置选取无特殊要求。     

一种阵列波导光栅波分复用器的版图设计方法

本文提出了一种阵列波导光栅 ( AWG)波分复用器的版图设计方法 ,并用该种方法对一种中心波长为 1 .5 5 μm,波长间隔为 1 .6nm的 1 1× 1 1通道阵列波导光栅波分复用器的版图进行了设计并优化了结构参数 ,优化参数包括 :输入 /输出波导和阵列波导的弧度 ,弯曲半径和长度 ,以及每条波导在版图中的坐标 ,最后给出了用该种方法设计的 AWG版图的示意图     

基于FPGA的MPEG-2复用器中FIFO的一种设计方案

多路节目复用器是各种数字电视传输系统的关键设备之一,自行设计复用系统专用芯片己成为我国数字电视系统需要解决的迫切问题。首先介绍了多路数字节目复用器中的对多路预处理传送流复用的原理,提出了一套基于FPGA(现场可编程门阵列)的复用器输入部分设计方案。通过实践验证,达到了设计要求。     

多路通信微波Y环行多工器的设计与应用

介绍了微波Y环行器的结构、原理及有关参量,同时提出了一种新型多路通信微波Y环行多工器设计方案,并分析了其在多路通信主机上的开发应用.     

用于多媒体通信的时分多路复用器的设计

详细介绍了采用新型大规模集成电路ＵＧＡ－５１０设计的２．０４８Ｍｂｉｔ／ｓ同步时分多路复用器的硬件原理，着重介绍了针对多媒体通信的特点，实现时隙灵活分配的方法。     

用于计算机光互连的集成时分多路转换器

本文介绍用于计算机网络内的单片集成时分多路转换器的线路特点、设计方法和模拟结果。研制的４：１ＭＵＸ和１：４ＤＭＵＸ电路采用２μｍ高速硅双极工艺已具有初步功能。