接收机的射频前端设计

本文首先简要说明了射频前端在接收机中的重要性,之后详述了射频前端可能采用的几种结构,并分析了影响其性能的各种因素.     

433MHz ASK接收机射频前端电路设计

设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。     

射频前端接收机频率规划

在无线通信系统的片上系统（SoC）设计中，模拟射频前端高层次仿真、综合和优化的工具还不成熟，制约了整个系统的开发周期。射频前端的频率规划直接影响系统的复杂度、集成性和功耗，目前的频率规划主要是由经验丰富的设计师根据经验和直觉确定，而不是通过量化分析。本文在射频前端设计方法的基础上，以定量优化的方法处理射频前端频率规划问题，提出了两级优化模型，补充和完善了以往提出的射频前端设计方法。     

应用于GSM/EDGE零中频接收机的CMOS射频前端

介绍了一个零中频接收机CMOS射频前端,适用于双带(900MHz/1800 MHz)GSM/EDGE;E系统.射频前端由两个独立的低噪声放大器和正交混频器组成,并且为了降低闪烁噪声采用了电流模式无源混频器.该电路采用0.13 μm CMOS工艺流片,芯片面积为0.9 mm×1.0 mm.芯片测试结果表明:射频前端在90...     

一种超外差接收机的射频前端设计

介绍了超外差接收机的基本原理,并给出一种应用于6～18 GHz测频接收机射频前端的设计,通过分析其杂散来源介绍了射频前端的混频方案.     

星载GPS接收机射频前端设计与实现

为适应星载GPS接收机的多普勒高动态范围、强射频干扰信号的空间环境,分析了射频前端的结构及MAX2769的结构特点和工作原理,利用MAX2769及少量外围电路设计实现了一种星载GPS接收机射频前端方案。测试表明,射频前端输出的数字中频信号符合设计要求,可用于基带信号处理模块,实现卫星信号捕获。其集成度高,性能优越,价格合理,适合航天工业应用。     

一种应用于GPS射频前端的低噪声混频器

为了克服混频器噪声对GPS接收机灵敏度造成的影响,设计了一种应用于GPS射频前端的低噪声混频器电路.采用自偏置缓冲级放大本振信号,有效地提高了电路性能.该混频器的转换增益为23 dB,噪声系数为4.55 dB,3阶交调点为-9.36 dBm,在1.57 GHz到1.6 GHz频段上,反射系数S11小于-15 dB,电路采用1.8 V电压供电;混频器核心电路静态工作电流1.2 mA,采用CMOS 0.18 μm工艺实现,芯片版图面积为160μm×360μm.     

接收机射频前端噪声特性分析

噪声是影响接收机灵敏度的重要因素之一。接收机引入的噪声越小,接收机灵敏度就越高。分析了接收机噪声,给出了射频前端噪声系数与接收机灵敏度的关系,论述了几种改善射频前端噪声系数的方法。     

高频数字化接收机前端电路的设计

主要讨论了现代高频数字化接收机前端电路的设计，并提出了具体的实施方案。     

GPS/Galileo卫星导航接收机射频前端设计

本文阐述了 GPS/Galileo 卫星导航接收机射频前端的设计方法。首先提出了卫星导航接收机射频前端设计中的几个关键指标,然后详细说明了射频前端具体电路的设计方法,最后给出了实际电路的测试结果。     

软件无线电中射频前端的设计

本文简要介绍了软件无线的概念、特点和基本结构，分析了软件无线电技术对射频前端的性能要求，着重阐述了具体设计宽带线性射频前端的技术难题和解决方案。     

CMOS蓝牙接收机前端的设计

采用TSMC 0.25μm CMOS工艺,设计了一个全集成2.4 GHz低中频蓝牙接收机前端,包括低噪声放大器(LNA)和混频器(Mixer)。LNA采用源极电感负反馈差分结构,混频器采用吉尔伯特(Gilbert)有源双平衡结构。在2.5 V工作电压下,整个接收机前端增益22.5 dB,噪声系数6.3 dB,三阶输入截止点-15.3 dBm,功耗38.4 mW。     

4·2GHz CMOS射频前端电路设计

设计并实现了一个工作在4.2 GHz的全集成CMOS射频前端电路,包括可实现单端输入到差分输出变换的低噪声放大器和电流注入型Gilbert有源双平衡混频器.电路采用SMIC 0.18 μm RF工艺.测试结果表明,在1.8 V电源电压下,电路的功率增益可达到26 dB,1 dB压缩点为-27 dBm,电路总功耗 (含Buffer) 为21 mA.     

C波段CMOS射频前端电路设计与实现

设计了一款工作在C波段(4.2 GHz)的CMOS射频前端电路,电路包括低噪声放大器和Gilbert型有源双平衡混频器.其中低噪声放大器采用共源和共栅放大器方式,实现了单端输入到差分输出的变换;而混频器的输出端采用电感负载形式.电路采用SMIC 0.18μmRF工艺实现,测试结果表明,混频器的输出频率约为700 MHz,电路的功率增益为24 dB,单边带噪声指数为8 dB,在1.8 V工作电压下,电路总功耗为36 mW.     

433 MHz ASK接收机射频前端版图设计

设计了一款433 MHz ASK接收器射频前端电路(包括低噪声放大器和混频器)的版图。射频段电路对寄生效应特别敏感,设计对版图的复杂程度、面积以及由版图造成的寄生进行折中,最大程度地降低寄生对电路的影响。针对低噪声放大器电路对噪声以及混频器电路对于对称性的高要求,着重阐述了设计中对噪声的处理和实现对称性的方法。采用UMC 0.18μm工艺库进行设计和流片。将后仿真及流片测试结果与前仿真结果进行对比,得出该设计能够较好地维持原电路性能,满足系统设计要求。     

宽带数字接收机射频前端电路设计

宽带数字接收机在无线电频谱管理领域内具有重要的应用,其中射频前端电路指标对整机设备性能的影响显著。文中介绍了一种射频前端电路通用的设计方案,重点分析了各射频器件性能指标对接收机链路的影响,以及对无线电监测与测向结果的影响。最终提出了改进电路拓扑结构设计的措施与办法,并给出了基于该设计思路的具体工程应用实例,取得了良好的应用效果。     

七通道抗干扰GNSS接收机射频前端设计

针对目前全球卫星导航系统(Global Navigation Satellite System,GNSS)普遍存在的抗干扰能力弱的突出问题,研制了一款七通道抗干扰GNSS接收机,通过利用多模组合导航抗干扰技术及级联/组合空域、时域与频域等多重抗干扰技术来应对复杂电磁环境应用的需求.重点介绍了抗干扰GNSS接收机射频前端...     

一种超外差低中频接收机射频前端的设计

介绍了一种应用于5.8GHz频段的专用短距离无线通信接收机前端,采用超外差低中频正交架构,通过合理规划接收机前端两次混频的频率可以有效解决镜像干扰和两条正交通路的失配。该前端包括低功耗的噪声抵消的低噪声放大器,其负载采用电容电感谐振电路,谐振频率可调,并具有一定的工艺稳定性。第一次混频采用电压模式无源混频器,第二次混频采用电流模式无源混频器。提出了一种简单有效的用于混频开关的偏置电路,射频混频开关采用反馈的方式确定偏置电压,中频混频开关的直流电压利用跨阻放大器的输出共模电压分压得到。芯片于TSMC 180nm工艺下流片,前端电路的有效面积为0.1mm2,整个链路的接收灵敏度达到-65dBm,接收数据率可以达到256kbps,在1.8V的工作电压下,消耗10.8mA的电流。     

无源超高频电子标签射频模拟前端设计

基于对射频识别技术（RFID）物理基础的介绍,并阐述射频识别技术（RFID）的作用范围,介绍了无源超高频电子标签射频模拟前端设计的实现原理框图。通过对ISO 18000.6B协议相关规定的分析,合理地确定了模拟前端和射频前端各个模块的设计指标,并就这些规定的指标设计出了中心频率为915MHz的无源超高频电子标签芯片射频模拟前端。