首页 | 官方网站   微博 | 高级检索  
相似文献
 共查询到14条相似文献,搜索用时 125 毫秒
1.
程序插装技术在软件内建自测试中的应用   总被引:5,自引:0,他引:5  
软件内建自测试(Build-In-Self-TestforSoftware)思想来自于硬件内建自测试。其中测试点设置是软件内建自测试系统的核心模块之一,主要借助程序插装技术收集动态测试信息和控制程序流程。该文具体讨论了插装库的设计、实现以及测试点植入被测程序的过程。  相似文献   

2.
周斌  王谅  刁兴春 《现代计算机》2007,(11):52-53,74
目前,构件技术已经在软件工程中广泛使用,同时给软件测试带来了一系列问题.借用硬件自测试的思路,提出了在构件中设置测试点、插装构件接口探针等方法,实现了构件化软件内建自测试.  相似文献   

3.
分析了面向对象软件测试的特点,重点讨论了类的不变式、前置条件和后置条件对测试的影响。提出了软件内建自测试的解决方案,并举例说明了观察型测试点的插装过程。  相似文献   

4.
软件内建自测试是软件测试和可测性设计研究领域中的一个新概念,其思想来源于硬件内建自测试BIST(BuildinSelfTest)。软件内建自测试为程序员提供一套预先设计好的模板,由模板对所编写的程序植入测试信息,实现软件内建自测试以解决软件测试难的问题。模板是软件内建自测试系统的基石,其内容关系到整个系统的性能和效果。具体讨论了模板的实现,根据软件故障模型对代码进行改装,从而减少程序出错的概率,同时为软件内建自测试系统中测试用例的生成提供了更丰富的信息。  相似文献   

5.
受到硬件测试中BIST(内建自测试)技术和可测试性设计的启发,在国家自然科学基金项目“软件内建自测试”中提出了软件内建自测试的思想。给出了模板的程序流程中有效语句的定义、流程的存储格式以及独立路径的计算,此外还对程序变量跟踪链表进行了研究。  相似文献   

6.
软件内建自测试中的规则集设计与实现   总被引:1,自引:0,他引:1  
肖全亮  徐拾义 《计算机应用》2006,26(2):459-0461
“软件内建自测试” (Build In Self Test, BIST)是软件测试领域中的一个新概念,而其中的规则集技术则是软件内建自测试系统所提倡的一种避错技术。首先描述了规则集的定义以及原则,并给出了软件内建自测试系统中的规则集模块的实现,最后,以一个被测程序为例阐述了规则集的工作过程。  相似文献   

7.
BIST是一种成熟的硬件可测性设计的方法,BIST软件测试思想则借用了该技术,它主要包括模板和自治测试部分两大基本结构。在该思想的指导下,整合测试用例、测试点、插装函数、测试报告等测试要素,提出了各个要素的存储或使用方式,以路径覆盖为测试目标,提出了一种BIST软件自测试的测试框架。实践证明,该测试框架有利于BIST软件测试思想的进一步研究和实现。  相似文献   

8.
受到硬件测试中BIST技术和可测试性设计的启发,在国家自然科学基金项目“软件内建自测试”中提出了软件内建自测试的思想。本文讨论了在该项目中模板需要存储的有关信息、研究了测试用例的组织方式和在模板中的存储方式及其执行方式。而且就如何简化结构化程序的测试也进行了探讨,并提出了包装类的概念。  相似文献   

9.
为降低内建自测试(Build-in Self Test,BIST)的测试功耗,提出了一种基于确定性测试图形的内建自测试构建方法:首先采用D算法生成测试所需的测试图形,然后使用粒子群算法对其进行优化,使内建自测试的功耗大幅度降低;文中最后以ISCAS'85Benchmark中的部分电路作为实验对象,并给出了测试图形优化前后的功耗数;实验结果证明该方法能够有效降低内建自测试的测试功耗,并且具有方法简单、无需额外硬件开销的特点.  相似文献   

10.
MT-6000是一款时分多路复用串行数据总线控制芯片。其特点是高集成度,高容错性以及在恶劣环境下的高可靠性等。芯片设有内建自测试功能来保障其可用性,同时自测试方法简洁,其功能覆盖达80%以上。研究了MT-6000的系统结构,设计了核心部分的内建自测试,包括自测试码产生方法及自测试电路。最后给出了实验分析结果。  相似文献   

11.
本文论述了BIST在可信性嵌入式软件测试中的应用。先描述了软件BIST的原理,提出了可信系统的概念和特点,并着重阐述了可信模板的特点和设计方法。然后结合嵌入式软件的特点,详细介绍了怎样利用可信模板对不同类型的嵌入式程序进行测试,以及此种方法带来的优越性。  相似文献   

12.
内建自测试技术源于激励-响应-比较的测试机理,信号可以通过边界扫描传输到芯片引脚,因而即使BIST本身发生故障也可以通过边界扫描进行检测;为了解决大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出了一种用FPGA实现BIST电路的方法,对测试向量发生器、被测内核和特征分析器进行了研究;通过对被测内核注入故障,然后将正常电路和注入故障后的电路分别进行仿真,比较正常响应和实际响应的特征值,如果相等则认为没有故障,否则发生了特定的故障;利用ModelSim SE 6.1f软件仿真结果表明了该方法的正确有效性和快速性。  相似文献   

13.
软件内建自测试是一种新型的软件测试方法,该文研究了其中的模板库设计和测试路径执行的问题。首先介绍系统的模板库定义及设计,以及它的主要特点,然后介绍了一种将模板库中程序块的执行路径二叉化的方法,使生成的测试用例具有高的路径覆盖率。  相似文献   

14.
The paper describes a knowledge-based computer-aided design (CAD) tool to plan the use of built-in self-test (BIST) in VLSI design. Software is being developed using the LISP object-oriented programming system (LOOPS), a multiparadigm programming environment on Xerox 1108 workstations. The software employs object-oriented, rule-based and procedural programming to model various aspects of the system. The knowledge on which the system is based has been derived from a study group of design-for-testability (DFT) experts drawn from a consortium of five UK companies working under the Alvey VLSI programme. The motivation for the tool is that BIST is expected to have a positive impact on test costs. A range of artificial intelligence techniques are used, including rule-based systems and planning.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号