基于MIPI规范的从端D-PHY数字电路设计

基于MIPI D-PHY v1.1规范,提出了一种从端D-PHY数字电路设计,该从端D-PHY采用4通道实现。高速模式下,单通道数据传输速率最高支持1.5 Gb/s;低功耗模式下,通道0数据传输速率最高支持10 Mb/s。高速模式下,串行数据流的解串由模拟电路实现,解串后数据的帧头同步检测由数字电路实现;D-PHY引导码的检测以及低功耗模式下数据传输为异步通信,提出了一种异步时钟实现方式;采用SMIC 0.18μm CMOS工艺库进行综合,典型工艺角下,整体电路的面积为95 061μm²;整体功耗为4.291 mW,其中低功耗模式下功耗为231.3μW。     

基于DSP系统的增强型JTAG接口

针对通用JTAG端口不能在远距离对高速处理器进行仿真的问题,提出增强型JTAG接口方案。通过讨论高速处理器的JTAG端口信号的特征和时序,定性分析JTAG接口不能用于远距离仿真的原因。对通用JTAG接口进行信号驱动以及信号完整性补偿,给出接口的电路图和测试结果。实验结果表明,增强型JTAG接口可在120 cm外对高速处理器进行仿真。     

基于TMS320VC5402 DSP的HPI方式自举的设计与实现

在DSP系统中,程序加载是其关键技术之一。TMS320C54xx DSP支持多种自举方式,在深入分析各种加载方法之后,选择了利用单片机来实现DSP的主机接口自举加载方式。结合单片机和DSP芯片的特点,设计了单片机和DSP主机接口的连接电路,编写了其运行程序,实现了DSP的主机接口方式自举加载。实验结果表明,该方法可以降低系统的复杂度和成本,提高系统的通用性,有很大的实用价值。     

网络传感器接口设计与验证

以ADuC812微控制器为核心,依据网络智能传感器接口标准IEEE 1451.2,探索了智能传感器接口模块(STIM)的设计思想与实现方法,用PC机编制程序实现网络匹配处理器(NCAP)的功能,在线存储、修改电子数据表单(TEDS),实现传感器/执行器的即插即用。     

基于双口RAM的高速A/D与DSP的接口设计

文章详细介绍了高速模数转换器TLC5510的结构特点、性能、引脚功能．并给出了基于双口RAM的A／D转换器与数字信号处理器TMS320F206接口电路。     

光纤通道与CWDM系统接口的设计与实现

通过对光纤通道（Fibre Channel,FC）物理层结构的分析,结合粗波分复用（Coarse Wave Division Multiplexing,CWDM）技术,提出了一种光纤通道与CWDM系统之间接口实现的解决方案,克服了传统光纤通道技术中传榆距离太短的局限性,为实现城域范围内的远程存储系统提供了可能。     

基于MSM8X25Q的LCD控制及触摸屏MIPI接口设计与实现

随着科学技术的飞速发展,人们对智能手机性能要求也越来越高。智能手机普遍进入人们的生活,以安卓、苹果IOS为代表的支持多媒体运行的操作系统的普及,加上应用软件的多元化、简易化,智能手机得到越来越多的人的喜爱。智能手机最突出的一个特点就是液晶触摸屏,通过触摸屏进行操作,让使用者摆脱了键盘的限制,便于携带和操作,用户通过它来使用各种应用程序,或者用手指滚动访问网页。在享受触摸屏便利服务时,不得不研究触摸屏接口。     

一种多核处理器直连接口QoS的设计与验证

多核处理器直接互连构建多路并行系统,一直是提高高性能计算机并行性的主要方式.主要研究多核处理器直连接口的QoS设计,通过直连接口完成跨芯片的Cache一致性报文有效、可靠传输,实现共享主存的SMP系统.详细阐述了直连接口各个协议层的QoS设计的关键技术,基于UVM方法学构建了可重用验证平台,模拟验证了QoS设计的正确性...     

移动图形处理器的纹理Cache设计

为了提高移动图形处理器中统一架构染色器的效率,减少其与片外存储器间的访问次数,提出了一种4端口纹理高速缓存结构。该结构采用基于Mipamp算法的纹理映射和基于细化层次(Level of Detail,LOD)选择不同单端口Cache的存储方式,提高了纹理Cache的命中率。此外为了提高数据吞吐率,采用4端口并行读取纹素。设计了FIFO缓冲区预取数据,降低访存延迟。利用SV搭建实验平台对纹理图像进行测试,结果表明纹理Cache的平均命中率为92.5%,数据吞吐率接近单端口Cache的4倍。     

物理层与链路层间接口转换逻辑的设计与实现

论述了物理层的IX BUS总线与链路层的POS PHY接口之间的接口转换逻辑的设计，详细介绍了IX BUS总线接口逻辑设计和POS PHY接口逻辑设计，包括时钟设计的实现、虚拟输出队列的实现、POS PHY LEVEL3接口控制的实现和IX BUS总线BURST方式的逻辑实现。使用FPGA实现整个接口转换逻辑，经过功能自环测试、与其他通信设备对接测试、与通信测试设备对接测试和严格的温度实验，包括循环温度实验和极限温度实验，验证了接口转换逻辑的正确性和稳定性。     

基于C++和SQL的流速标准装置检定软件设计

研制了一种基于环形水槽的流速标准装置,并运用面向对象的程序设计方法和多层架构模型完成了标准装置检定软件的设计。软件具体的功能模块由C++程序设计语言实现,检定数据管理由SQL Server数据库实现,其中着重对数据库的设计方法和检定参数设置、检定流程监控、数据处理和结果生成等功能模块的实现方法进行了研究。测试结果表明,检定软件既能够实现期望的功能性需求,又具备实用性、可靠性、扩展性等非功能性需求,从而有效提高了流速标准装置的自动化程度。     

B/S结构标准全文数据库设计与验证技术

基于B/S结构数据库的设计技术,开发可靠性与质量管理标准超文本全文数据库,研究新的超文本链接测试验证方法和测试工具,验证了该数据库的设计.该技术可扩展应用到CAD、CAM、ERP等企业信息化系统的标准技术支持系统.     

基于验证方式的系统安全设计

本文给出了关于系统安全方式的集中设计及实现,主要是通过验证方式来保证系统的安全,给出了用户验证和一般性字符验证的设计及实现。     

应用于互感器校验仪自动检定的标准源设计

为了实现互感器校验仪自动检定,并满足一定的高精度和高稳定要求,设计了一种0.05级的标准信号源。采用STM32F205作为核心处理器,EP1K30QC208-3N芯片作为中央执行单元,DAC7744芯片作为转换器,功放电路中分别对电压源和电流源进行反馈设计。测试结果表明,设计的该标准源系统在输出信号的准确度和失真度两方面同时满足国家标准和最初的设计要求。其中电流信号的最低准确度为0.0142%,电压信号的最低准确度为0.01758%,两者均满足准确度小于0.05%的要求;电流信号的最大失真度为0.08%,电压信号的最大失真度为0.09%,两者均满足失真度小于0.2%的要求。     

NFC的电子门票验证与大系统的集成设计

针对目前景区主流门禁系统功能单一、信息孤岛现象严重和信息化管理不足等问题,采用 NFC 技术和嵌入式控制技术,结合基于 Android的手机导游系统,通过搭建 WebService服务器和景区数据库,实现电子票务系统和电子门票验证系统的数据对接,完成了游客信息的管理及景区门禁权限的统一控制,同时还可为人员考勤、安防报警等系统的集成提供解决方案.     

Linux下高清MIPI差分摄像头的软硬件设计

以Exynos4412为处理平台,设计了以MIPI差分接口摄像头为采集端的高清系统硬件,进行了MIPI接口和DVP接口信号完整性仿真,设计了Linux下摄像头驱动程序,给出了软件架构的UML图.通过硬、软件调试和实验验证,成功实现Linux系统下的高清摄像系统.摄像头前端采集采用MIPI接口后,性能可达720p/60 fps,相比于传统DVP接口摄像头,不仅传输帧率提高1倍以上,而且运行稳定,信噪比大幅度提高.     

基于车联网的交通管控机制设计与验证

近年来,汽车工业飞速发展,汽车保有量不断提高。但与此同时,其引发的道路交通拥堵问题也影响着越来越多的人。为了缓解道路交通拥堵、提高车辆出行效率,提出了一套基于车联网的交通管控机制。首先,结合固定时长轮转法和车流量响应控制法两种现有的主流交通灯控制法的思想,提出半实时的交通灯控制方法。该方法中,交通灯控制器根据预测出的车流量信息,得到本路口的最优交通灯相位策略,将本路口所有车辆的等待时间最小化。其次,为了提高个体用户的出行效率,提出启发式的动态路径规划算法,该算法在Dijkstra算法的基础上,采用启发式的方法计算路段的权重,以此规划最优路径,使得车辆可以尽可能避开拥堵路段。为了验证提出的交通管控机制的性能,通过交通流量模拟器SUMO和网络模拟器NS3进行模拟实验。模拟实验结果表明,提出的基于车联网的交通管控机制能够有效地降低车辆的等待时间、缓解交通拥堵情况,从而改善整个道路网络的交通状况。     

基于ARM的证书验证系统的设计与实现

结合嵌入式与蓝牙技术的优势,设计了一种基于蓝牙技术的嵌入式无线证书真伪验证系统,主要阐述了ARM微处理器、uClinux系统、蓝牙模块和二维条形码识读器作为主要的软件、硬件的设计思想.考虑到有线网络的架设受到种种条件的限制,采用无线通信技术来实现数据交换,利用唯一ID实现交互数据查询,快速验证证书的真伪.     

OSEK规范的实时操作系统设计

OSEK/VDX规范是一个用于汽车电子、带有接口的开放式软件规范.本文首先介绍了OSEK标准,阐述了一种基于OSEK标准的嵌入式实时操作系统AutoOSEK的设计与实现,并对AutoOSEK的功能和性能进行了测试.系统已在基于Motorola HCS12系列芯片和基于ARM内核的多硬件平台中实现,并在汽车电子控制系统开发中得到较好的应用.     

基于ASAAC标准的BIT设计

为满足航空电子系统的可测试性,降低航空电子系统测试维护成本,结合ASAAC标准设计一个机内自测试(BIT)系统。BIT利用自身资源对系统进行故障检测或隔离,采用总线层次化方法将BIT设计分为系统级、分系统级及模块级3层测试结构,并给出模块级测试的软硬件设计方案。测试结果表明,该系统能使测试与航电系统的健康管理和故障管理紧密结合,在满足测试覆盖率等技术指标的同时,提高航空电子系统可靠性与可测试性。