基于FPGA的PCIe总线接口的DMA传输设计

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景;本设计使用Altera公司FPGA提供的PCIe IP硬核提出了一种实现PCIe接口的方法,并针对其高带宽的优势,设计了PCIe总线的高速DMA数据传输方案;利用自行开发的PCIe接口板,在QuartusⅡ11.0开发环境下进行SignalTapⅡ在线仿真并实际传输验证,DMA传输带宽在500MB/s以上,表明该设计方案可以满足PCIe总线传输带宽的要求。     

基于PCIe总线接口的EtherCAT从站网卡设计

在基于EtherCAT总线的集散式数据采集系统中,针对测量仪器的高速实时采集需求,设计了一款基于PCIe接口的EtherCAT从站网卡;该网卡将不含网络接口的工控机直接接入EtherCAT网络,从而为浪高、流速、浮体六自由度等物理量的高速实时采集提供了一种简便灵活的实现途径;文中首先介绍了从站网卡的总体结构,接着从硬件和软件两部分详细给出了从站网卡的设计思路,最后通过实验验证了所提方案的有效性;试验结果表明,该从站网卡完全满足对数据传输的实时性、同步性、速度和准确性的要求。     

基于FPGA的全国产PCIe总线隔离多串口卡的设计与实现

针对基于PCIe总线通用RS422/485串行接口板卡无法完全国产化问题,设计了一种基于复旦微JFM7K325T高性能FPGA,通过逻辑实现PCIe总线控制、UART串口控制的多通道隔离串口板卡。模块包括FPGA电路、电源电路、隔离RS422/RS485接口电路、FPGA逻辑,上位机通过PCIe总线实现多路串行接口的数据收发。实际测试结果表明,多通道串行接口可实现常用波特率连续读写,数据稳定,各通道电地单独隔离。该设备应用稳定可靠。     

基于PCIe2.0的Camera Link接口相机模拟系统设计

目前,为了进行空间科学实验,多种卫星搭载航天CCD相机以便获取图像数据。而在地面对星载图像处理系统的工业检测需要大的分辨率及更高灵敏度的CCD工业相机。由于CCD工业相机的价格高昂、输出不够灵活等限制原因,本文设计一款基于PCIe2.0的Camera Link接口相机模拟系统,代替航天CCD相机,实现输出分辨率高达8000×6000的多种图像数据,可以灵活的输出测试所需的特定图像,为图像处理系统的检测提供稳定灵活的图像数据,以满足对星载图像处理系统检测测试的需求。     

基于PCIe总线的B码解码卡的设计与实现

针对计算机时间同步需求,设计了一种基于PCI Express(PCIe)总线的IRIG-B码(B码)解码卡,该板卡接收外部B码信号并解调出B码时间信息,通过PCIe总线将B码时间信息传递给计算机进而完成计算机时间同步.测试结果表明,计算机能够同步到B码时间,且B码解码精度优于100 ns,能够满足多数应用需求.     

基于FPGA的PCIe总线DMA控制器的设计与验证

PCIe总线是为了解决高速率高带宽提出的新一代总线,随着处理器技术的发展,在互连领域中,PCIe总线的使用越来越多;为了实现上位机与FPGA之间的高速数据交换,基于FPGA设计了能够高速传输数据的DMA控制器,本设计的验证是基于北京航天测控公司开发的6槽机箱、嵌入式控制器(基于PCIe总线)、以及数字I/O模块;设计实现了嵌入式控制器与数字I/O模块之间的数据传输,并且通过了验证,证明了DMA控制器功能的正确性;加入DMA控制器后,写数据传输速率达到610MB/s,提高到了原来的7倍;读数据传输速率达到492MB/s,提高到原来的11倍,满足系统的设计要求;该控制器在大带宽的数据传输中有广泛的应用。     

基于XC6SLX45T平台的PCIe数据卡设计

为提升数据传输速率、提高数据处理灵活性,提出一种基于FPGA的的PCIe数据卡设计方法.该方案选用Xilinx公司的XC6SLX45T平台,采用IP核的方式设计了一款PCIe数据卡.该卡采用DMA传输模式,通过DMA读写提高传输速率,其数据传输速率可达到400 Mbps.     

STM32与FPGA的B码时统解码设计

针对B码时统解码的精度及硬件使用效率等问题,结合B码原理,从应用角度出发,提出一种新型的B码的解码方案。利用微控制器STM32辅助可编程逻辑器件（FPGA）,进行全局解码设计。测试表明,DC码的秒头精度误差控制在ns级,且DC码和AC码解码所提取出的时间信息都非常准确。     

基于PCIe接口的千兆AFDX TAP卡设计与实现

近年来,大通信量使得机载网络对带宽的需求逐渐增长,目前的10/100 Mbps传输速率已经不能满足需求,故千兆AFDX技术研究急需开展;基于千兆AFDX网络,对TAP卡设计和实现进行了研究;通过系统设计和详细设计对设计过程中的问题进行分析,提出了一种基于FPGA的TAP卡设计方法;模拟不同的网络情况对设计进行了验证;结果表明该设计可以正确反映网络细节,能够给网络级调试带来了极大的便利。     

基于PCIe总线的数据采集卡设计与实现

为了实现对多路高速光信号采集,利用FPGA设计基于PCIe总线的数据采集系统;对PCIe总线低速Slave通道与高速DMA通道的关键算法进行了研究;首先,介绍了数据采集卡的硬件构成及基本工作原理,提出了PCIe总线算法需要解决的数据传输问题;然后,分析数据采集卡PCIe总线低速Slave通道和高速DMA通道原理以及实现的关键算法;通过Modelsim和SignalTap工具分别对数据传输算法进行功能验证和在线仿真;最后,将设计数据采集卡互联PCIe上位机进行实际测试;实验结果表明,本设计PCIe总线采用X4接口模式,数据传输系统的数据上传峰值速率为615.38 MB/s,可以满足稳定可靠、高带宽、模块化等要求。     

基于FPGA和PCIe总线的电子星模拟器设计

为了实现卫星姿轨控地面半物理仿真试验,设计了基于FPGA和PCIe总线的电子星模拟器,图像分辨率支持1024*1024;图像位宽支持12bit。电子星模拟器图像处理卡基于FPGA的硬件结构,与上位机界面软件通过PCIe总线交互数据,采用LVDS(Low Voltage Differential Signaling)信号收发星图数据。地面动力学按照10ms周期将四元数通过以太网发送给电子星模拟器,电子星模拟器将生成的电子星图通过LVDS传输给星敏感器,通过地面实时仿真验证系统验证,电子星模的输出与目标值误差小于0.07%,闭环测试中星敏采集到准确的星图,显示了电子星模拟器的可行性,在卫星姿轨控地面半物理仿真试验中具有良好的推广性。     

基于WDF的PCIe总线驱动程序设计与实现

为实现上位机与PCIe板卡之间的通信,设计了基于WDF驱动模型的PCIe驱动程序,通过应用层对标准Win32 API函数的调用,实现了上位机对驱动程序中相关函数的调用,从而实现了上位机对PCIe板卡的读/写操作、DMA操作以及中断处理.经测试,该程序运行稳定可靠,达到了设计要求.     

基于PCIe总线的卫星导航信号传输系统设计

为了满足高精度软件接收机对卫星导航中频信号传输系统的新要求,设计了一种基于PCIe总线的传输系统.该系统以Virtex-5 FPGA为核心控制器件,以DMA方式通过4通道PCIe接口传输导航卫星数据.详细介绍传输系统AD模块、DMA控制模块、中断模块等核心模块的FPGA实现方法.经过测试与验证,系统读写速率分别达到了800 MB/s和650 MB/s,可以满足不同层次导航软件接收机对原始导航数据的需求.     

基于PCIe总线的高速数据采集卡设计与实现

针对高速数据采集系统中对数据实时处理和高速传输的需要,使用Altera公司FPGA提供的PCIeIP硬核设计了一种基于PCIe总线的高速数据采集卡.重点从采集卡整体设计、硬件接口以及软件程序实现等几个方面进行分析阐述,并针对其高带宽的优势,比较详尽地介绍了PCIe总线的高速DMA数据传输状态机的实现方法.在QuartusⅡ11.0开发环境下利用SignalTapⅡ在线调试并进行实际传输验证,测试表明该采集卡的传输速度满足了高速采集领域的要求,并且性能稳定.     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

基于PCIe的高性能FPGA-GPU-CPU异构编程架构

异构计算作为一种特殊的并行计算方式,能根据计算任务的特点发挥不同计算资源的能力,在提高服务器计算性能、能效比和实时性方面有极大优势,但目前异构计算环境存在编程复杂、可信性无法保证的问题.针对以上问题,提出了一个基于状态变迁矩阵(STM)的编程框架,可以集成GPU和FP-GA的资源.通过状态迁移矩阵对CUDA和Vivad...     

基于PCIe总线的多路实时传输系统设计

针对多路图像数据的传输及处理带宽需求,使用Virtex-6 FPGA设计实现了基于PCIe总线的多路实时传输系统。该系统主要包括仲裁控制多设备对DDR3的访问,采用PCIe Bus Master DMA方式实现与PC之间的高速传输,以及对全双工传输过程中存在的拥堵问题进行优化。实验结果表明,该实时传输系统最高的传输速率可以达到单工写1 632 MB/s,读1 557 MB/s,全双工写1 478 MB/s,读1 439 MB/s,并且性能稳定,完全满足多路图像采集后的高速传输处理需求。     

AI服务器PCIe拓扑应用研究

CPU+GPU的架构设计广泛应用于AI服务器,以实现大数据、云计算和人工智能等领域的数据收集和处理,常用的CPU+GPU PCIe拓扑结构有Balance Mode、Common Mode和Cascade Mode 3种.结合实际需求,复杂多样的应用场景需要对各种拓扑结构的适用性进行研究.首先简要介绍3种拓扑结构;然后...     

基于PCIe的高速接口设计

PCIe总线是第三代I/O总线的代表,提供高性能、高速、点到点的串行连接,支持单双工传输,通过差分链路来互连设备。该设计由Xilinx公司的Virtex-6FPGA平台和PC机组成,为了实现PFGA与CPU之间的高速通信,开发了基于FPGA IPcore的PCIe总线DMA数据传输平台。通过硬件测试表明,该接口设计方案成本低,传输速率可以达到1.5Gb/s。