采用HDPLD实现高速IIR数字滤波器

以IIR数字滤波器的基本理论为依据,利用查找表结构确定了IIR高速数字滤波器的硬件实现方案,按照层次化、模块化的设计思路,使用VHDL硬件描述语言,采用高密度可编程逻辑器件进行了高速IIR滤波器的这一应用技术问题的硬件设计并进行了仿真。     

利用DSP技术实现ⅡR数字滤波器

数字滤波器十分重要并已获得广泛应用，与模拟滤波器比较，具有精度高、稳定、体积小、重量轻、灵活等优点，本文介绍利用DSP技术实现ⅡR数字滤波器。     

ⅡR数字滤波器的FPGA仿真与实现

采用自顶向下的模块化设计思想,介绍了一种采用级联结构在FPGA上实现ⅡR数字滤波器的设计方案.设计ⅡR数字滤波器的二阶节,将二阶节ⅡR数字滤波器级联实现高阶ⅡR数字滤波器,从而实现通过修改外围参数来改变滤波器的频率响应,根据不同的要求在不同规模的FPGA上加以实现.     

基于FIR／ⅡR型数字滤波器提取数字微分信号

为从噪声干扰中，提取出较纯净的数字微分信号实际控制系统的需要，采用FIR型和ⅡR型数字滤波器对数字微分信号进行滤波，并结合死区，惯性等非线性坏死，改善数字微分信号品质的方法，为验证所设计方法的准确性，在MATLAB平台下对所设计的系统进行了数字仿真，并给出了仿真结果。该方法原理简单，便于工程应用。     

Z89XXX DSP应用—ⅡR数字滤波器

本文给出了一个基于Z89XXX系列DSP的应用实例,介绍了Z89XXX特性,热电偶测温系统数字滤波器的设计,并给出了Z89371DSP的ⅡR数字滤波器程序。     

高阶ⅡR滤波器的DSP实现

ⅡR滤波器可以用较少的阶数获得很高的频率选择特性；但是用定点器件实现时，在有限的精度运算中，可能出现不稳定现象和发生溢出。主要阐述了在’C54X定点DSP芯片上如何进行精度扩展从而获得较高的频率选择性以及如何进行参数的定标从而确保在定点DSP运算过程中不发生溢出现象。     

IIR数字滤波器的MATLAB设计及DSP实现

数字滤波器是数字信号处理的重要组成部分。本文主要介绍应用MATLAB设计,ⅡR数字滤波器的方法,并探讨基于TI公司TMS320C54XDSP的ⅡR数字滤波系统的实现。     

基于AHDL的FIR数字滤波器的设计

本文使用查找表作为滤波器的硬件实现算法,采用AHDL和模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了全局并行有限长脉冲响应（FIR）数字滤波器。     

基于CPLD的FIR数字滤波器的设计与仿真

使用查找表作为滤波器的硬件实现算法,采用硬件描述语言(VHDL)和层次化、模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了并行和串行有限长脉冲响应(FIR)数字滤波器.使用MAX PLUS Ⅱ软件进行各层次功能模块的设计输入、设计处理和校验,用波形编辑器绘制了仿真的时序波形图.将事先编写好的VHDL程序编译后,下载到目标器件上.整个设计过程在计算机上调试,灵活方便,设计周期很短.     

基于MATLAB的ⅡR数字滤波器的设计及DSP实现

数字滤波器是数字信号处理系统的重要组成部分。本文主要介绍应用MATLAB设计IIR数字滤波器的方法。并探讨基于TMS320C54X DSP的IIR数字滤波器的实现。     

基于VC++的带通数字滤波器的设计与实现

文章介绍了ⅡR数字滤波器的计算机辅助设计的思想与步骤。以一个数字带通滤波器为例,着重说明了基于VC++的实现手段:模拟——数字转换法实现巴特沃思滤波器。程序在VC++环境中调试通过,设计快捷方便,应用于辅助教学效果显著。     

基于DA算法的FIR数字滤波器的FPGA设计

凭借规整的内部逻辑块阵列和丰富的连线资源,FPGA特别适合细粒度和高并行度结构特点的数字信号处理任务。文章提出一种采用分布式算法实现16阶FIR低通滤波器的FPGA设计方法。通过MATLAB提取符合设计指标的参数,采用Verilog HDL描述数字逻辑设计过程,在QuartusⅡ集成开发环境下进行综合,并且在Modelsim中进行实验仿真和验证。     

运用MATLAB实现数字滤波器的设计

以窗函数法设计线性相位FIR数字滤波器为例,提出了一种利用MATLAB工具软件设计数字滤波器的方法.     

基于分布式算法的FIR滤波器的设计与实现

本文介绍了能高效实现固定常数乘法的分布式算法原理,给出了在FPGA中用查找表实现FIR滤波器的算法设计,并以一个16阶低通滤波器为例说明了设计过程.该设计通过Altera公司的EPF10K30器件进行验证,结果正确,工作稳定可靠,满足了设计要求.     

强震观测系统中数字抽取滤波器的实现研究

为了提高六自由度强震观测系统的集成度以及可靠性,并降低它的系统成本,用现场可编程门阵列(FPGA)芯片取代六自由度强震观测系统内的∑-Δ型A/D转换器组件中的有限冲击响应(FIR)抽取滤波器芯片CS5322。根据FPGA芯片的特点,FIR数字抽取滤波器采用分布式算法来实现,这种方法实现的基础是查找表。同时,采用部分表结构实现的分布式算法大大降低了对FPGA芯片内部系统资源的占用。用这种方法,分别设计了芯片CS5322中三级FIR抽取滤波器,并且,在1片低成本EP1C12芯片中集成了8片CS5322的功能,完成了设计目标。     

基于FPGA的改进型FIR滤波器的实现

利用分布式算法对FIR滤波器的硬件实现进行了探讨,在数乘累加的理论上,对分布式算法的串行、并行和拆分查找表法的FPGA硬件实现方法进行了研究。结合FPGA查找表结构,兼顾资源及运行速度的要求,用拆分查找表的方法设计了16阶8位常系数FIR滤波器,并在Quartus Ⅱ 5.0下进行仿真,仿真结果验证了该算法的有效性和实时性。     

FIR数字滤波器设计及FPGA实现

为了研究滤波器设计及实现方式,用VisualBasic6．0软件研制出了FIR数字滤波器的设计软件。为了验证软件设计滤波器是否正确,给出了设计实例,并将设计的滤波器与matlab软件设计的滤波器进行了比较,结果表明,两种软件设计的结果相同。设计软件可将滤波器直接导出VHDL文件及系数文件,经QuartusIl6．0软件综合后产生的网表文件可直接配置FPGA,实现了FIR数字滤波器的在线设计、在线修改。     

TM53202O实现的数字滤波器

本文叙述了一个由ＴＭＳ３２０２０实现的数字滤波器，对该滤波器的硬件结构与软件编程作了详细讨论。该滤波器由Ａ／Ｄ变换、数字滤波和Ｄ／Ａ变换三部分组成、ＴＭＳ３２０２０对Ａ／Ｄ转换器的采样采用内部定时器中断的方法，数字滤波使用功能很强的ＭＡＣＤ指令。     

FIR数字滤波器的FPGA实现

介绍了FIR数字滤波器FPGA的实现方法,阐述了FIR滤波器的线性相位特点和结构原理,并依据这些原理,对FIR卷积运算算法的VHDL的实现进行了探讨。