共查询到19条相似文献,搜索用时 46 毫秒
1.
低相噪、低杂散数字锁相频率合成器 总被引:2,自引:0,他引:2
本文分析了数字锁相频率合成器的相位噪声,用控制论方法对低相噪、低杂散锁相环的环路滤波器进行了设计,并通过某L波段频率合成器的成功研制得到了验证. 相似文献
2.
本文分析了数字锁相频率合成器的相位噪声,用控制论方法对低相噪、低杂散锁相环的环路滤波器进行了设计,并通过某L波段频率合成器的成功研制得到了验证。 相似文献
3.
4.
一种S波段数字锁相频率合成器已研制成功,由于采用了一些技术措施,因而保证了工程方案简捷的同时,实现了较低的输出相位噪声和较快的频率转换速度,技术指标较高。本文对合成器的基本原理予以描述,并就关键技术进行分析,最后给出该合成器所实现的主要技术指标。 相似文献
5.
7.
简要介绍毫米波频率合成器的重要性,分析两种毫米波频率合成器实现方案的优劣,综合其优点,并采用直接数字频率合成(DDS)技术,提出毫米波频率合成器的设计方案。进行方案系统实验,结果表明,相位噪声为-85dBc/Hz@10kHz,提升了整个毫米波通信系统的性能。 相似文献
8.
9.
低相噪频率合成是通信电路设计中的关键技术,在射频和微波领域应用广泛。基于混频锁相原理,介绍了一种低相噪频率合成方法。通过建立噪声模型,对影响相位噪声的主要因素进行了详细论述。结合实际应用提出了一个C波段低相噪频率合成设计方案,并对关键指标的实现和试验结果进行了分析和讨论。 相似文献
10.
11.
数字化频率综合器的相位噪声分析与估算 总被引:1,自引:0,他引:1
利用随机过程理论计算了数字化频率综合器中各个量化噪声,并在假设各等效量化噪声相互独立前提下得出了输出相位噪声值,同时给出在不同采样率和不同数字电路精度情况下输出相位噪声变化,并得出了一般性结论。 相似文献
12.
介绍了直接数字频率合成(DDS)技术和模拟锁相(PLL)技术相结合的应用,它是频率合成中一种新的应用,具有体积小、频率稳定可靠、相位噪声低、转换时间快等优良性能。对丰富的杂散进行抑制后,DDS信号在实际应用中可达到理想的效果。 相似文献
13.
L波段低相噪、快锁定频率合成器研制 总被引:1,自引:0,他引:1
小数分频(FNPLL)频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE.VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。 相似文献
14.
基于数字锁相的雷达频率合成器的研究 总被引:1,自引:0,他引:1
在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。 相似文献
15.
16.
17.
18.
宽带低相位噪声锁相环型频率合成器的CMOS实现 总被引:1,自引:3,他引:1
用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75~830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc. 相似文献
19.
用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75~830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc. 相似文献