共查询到17条相似文献,搜索用时 62 毫秒
1.
为实现远距离、高可靠性传输,并减小复杂度,对Camera Link Full接口数据的HD-SDI传输显示进行了深入研究。采用FPGA作为核心处理器,考虑相机输出具有多种帧频,采取帧频检测及充分降频策略,并通过3个SRAM进行缓存以实现帧频转换,以满足HD-SDI帧频25Hz的要求。考虑到SRAM数据宽度,采取FIFO行缓存策略将Camera Link Full80输出的10tap、80bits图像数据转换成单通道的8bits图像数据。最后,完成系统设计并进行实验验证。实验结果表明:系统实现了图像数据从50Hz、100Hz、500 Hz等多种帧频的Camera Link Full80到25帧HD-SDI接口1080i的格式转换及实时显示,且图像层次丰富,无失真。 相似文献
2.
为了Camera Link摄像机的小型化和集成化,设计并实现了基于FPGA的Camera Link接口的编码输出功能。输出编码分为3个步骤:首先,完成图像像素数据到Camera Link PORT的映射;其次,根据DS90CR287的数据编码要求对PORT数据和同步时钟信号进行编码;最后,通过FIFO和并串转换功能模块完成图像数据和时钟编码信号的LVDS信号输出。使用ModelSim软件,对像素时钟为40 MHz的BASE模式进行了仿真,同时在实物实验中,完成了像素时钟为40 MHz的FULL模式的实验,通过以上两方面实验验证了设计的Camera Link输出编码方案的正确性和可行性。提出的编码方案稳定可靠,可以应用于不同模式下的Camera Link编码输出,具有很高的灵活性和应用价值。 相似文献
3.
基于Camera Link的高速数据采集系统 总被引:20,自引:1,他引:19
探讨了基于Camera Link协议的高速数据采集系统的重要性和实现途径。简要介绍了Camera Link协议的内容和国外现有的此类数据采集卡的实现方式。较为详细地阐述了基于FPGA的数据采集板的设计与电路结构,同时探讨了此系统和外部的接口实现问题。 相似文献
4.
5.
6.
7.
基于DSP FPGA的Camera Link接口相机的图像处理平台设计 总被引:1,自引:0,他引:1
以FPGA和DSP为中心,设计实现了Camera Link接口相机的数字图像数据的VGA和PAL双制显示,解决了数字图像数据由FPGA与DSP之间高速、大数据量的实时传输.DSP对数据进行实时处理后,经千兆网络向控制计算机终端传输图像数据,解决了相机数据传输距离的限制,拓展了高速网络相机的应用范围. 相似文献
8.
9.
10.
在数字信号处理领域,采用DSP+FPGA的联合方案是最流行的选择,而DSP与FPGA之间数据通信的速度则直接影响着信号处理的效率。因此,高速率、大数据带宽的数据实时通讯就成为了现代信号处理系统的关键。本文提出并实现了一种基于ADI TigerSHARC101 Link协议的高速通信收发器,能同时在时钟的上升沿和下降沿收发数据,实现FPGA与DSP、以及FPGA片间的无缝连接,经ISE布线验证,整个系统仅占用FPGA少量逻辑资源,最高工作频率超过270MHz,数据传输率可达4.32Gbps,使片间数据通信不再成为信号处理的瓶颈。具有很强的工程应用价值。 相似文献
11.
介绍了一种基于FPGA和高速串行复/分接芯片实现多路高清视频信号无损传输的设计方案.详细描述了4路高清视频信号通过一根光纤实现远距离、无损传输的设计原理——发送端、接收端和硬件设计,以及FPGA模块的调试方法. 相似文献
12.
基于SMPTE 274M标准的高清视频发生器设计与实现 总被引:1,自引:0,他引:1
设计一种基于SMPTE 274M标准的高清视频信号发生器,充分利用FPGA设计的灵活性,通过对SMPTE 274M标准中的EAV、SAV、消隐数据、行场信号等进行控制,实现了1080P 60 fps高清视频信号发生器。仿真结果和实验表明该视频信号发生器设计正确有效,并已在某视频处理系统中得到广泛应用。 相似文献
13.
随着空间相机的应用领域从对地观测拓展到行星际探测,对系统的抗辐射能力、重量、功耗和可靠性有了更高的要求。采用耐辐射FPGA RT54SX72S和TSC695F进行了空间相机控制器的设计,用RT54SX72S实现行周期信号产生、OC指令锁存、地址译码及A/D控制锁存等相机控制功能,在提高系统可靠性的同时减小体积、减轻重量、降低功耗。给出了FPGA中各功能模块的具体实现方法和部分VHDL源码。实验结果表明,各功能模块的实现方法正确可行,相机控制器工作可靠,满足总体技术指标要求。 相似文献
14.
CDMA2000前向链路中频接收机算法以及FPGA实现 总被引:1,自引:0,他引:1
针对通信对抗领域,对CDMA2000前向链路信号进行了介绍,提出了一种可兼容CDMA2000 1x和CDMA2000 1x EV-DO前向链路信号中频接收机结构及算法,在此基础上,对接收机算法基于一款Xilinx Virtex-V系列的FPGA芯片的实现进行了介绍,并给出了实际CDMA2000 1x信号的接收及性能测试... 相似文献
15.
基于FPGA的全帧型面阵CCD航空相机像移补偿 总被引:1,自引:1,他引:0
通过对全帧型面阵CCD像移补偿时序的分析,利用FPGA作为像移补偿时序发生器,设计了其驱动系统。以全帧型面阵CCD芯片FTF4052M为例,给出了利用FPGA作为像移补偿时序发生器的设计方法,并完成了像移补偿时序电路的软件仿真及其硬件电路测试,在实际CCD成像中验证了像移补偿效果。实验证明该方法能够实现全帧型CCD相机的像移补偿。 相似文献
16.
17.
从无人机数据链的需求出发,使用现场可编程门阵列(FPGA)实现判决反馈均衡器(DFE),以消除无人机数据链中的码间干扰。文中利用System Generator对判决反馈均衡器进行建模,将模型转换为硬件,并通过硬件协调仿真在Xilinx virtex5 XC5VSX50T芯片上验证。仿真结果表明,在不同信道条件下,判决反馈均衡器能很好地克服码间干扰,适用于无人机信道。本文为无人机高速数据链均衡器的实现打下基础。 相似文献