铜互连电迁移失效的研究与进展

Cu/低k互连的电迁移失效与互连材料、工艺、结构和测试条件都有着密切的联系。论述了近年来铜互连电迁移可靠性的研究进展,讨论了电迁移的基本原理、失效现象及其相关机制和微效应以及主导失效的机制——界面扩散等,同时探讨了改善铜互连电迁移性能的各种方法,主要有铜合金、增加金属覆盖层及等离子体表面处理等方法,并指出了Cu互连电迁移可靠性研究有待解决的问题。     

具有冗余设计的铜互连线电迁移可靠性评估

铜互连的电迁移可靠性与晶粒结构、几何结构、制造工艺以及介质材料等因素有着密切的关系。分别试制了末端有一定延伸的互连线冗余结构设计的样品,以及无冗余结构的互连线样品,并对样品进行了失效加速测试。测试结果显示,采用冗余结构设计的互连线失效时间更长,具有更好的抗电迁移可靠性。对冗余结构的失效模式进行了讨论,并结合互连线的制造工艺,指出采用冗余结构设计的互连线可以在有效改善互连线的电迁移特性,而且不会引入其他影响可靠性的因素,是一种有效提高铜互连电迁移可靠性的方法。     

硅通孔互连技术的可靠性研究

随着电子封装持续向小型化、高性能的方向发展,基于硅通孔的三维互连技术已经开始应用到闪存、图像传感器的制造中,硅通孔互连技术的可靠性问题越来越受到人们的关注。将硅通孔互连器件组装到PCB基板上,参照JEDEC电子封装可靠性试验的相关标准,通过温度循环试验、跌落试验和三个不同等级的湿度敏感性测试研究了硅通孔互连器件的可靠性。互连器件在温度循环试验和二、三级湿度敏感试验中表现出很好的可靠性,但部分样品在跌落试验和一级湿度敏感性测试中出现了失效。通过切片试验和扫描电子显微镜分析了器件失效机理并讨论了底部填充料对硅通孔互连器件可靠性的影响。     

铜工艺电迁移分模式失效机理研究

在大规模集成电路进入深次微米时代的同时,铜工艺技术也被广范应用在金属互连层的工序当中。电迁移（Electromigration,EM）测试是检测金属互连层性能的主要方法,本文针对测试结果所呈现的分模式（Bi-modal）现象,对大量累积的测试数据以及物理失效分析的结果进行分析,并且结合对铜工艺的分析,给出了失效机理的解释并以图形化的形式进行了整合归纳。提供了一种快速的通过失效时间进行失效模式分析的方法,为我们不依靠物理失效分析而快速发现工艺问题提供了可能。     

MCM-C基板上的多层互连及厚膜电阻的可靠性研究

重点研究了MCM-C基板中多层互连和厚膜电阻的可靠性.试验采用温度应力和电应力的双应力加速寿命试验.试验发现,温度小于180℃时互连失效在MCM-C基板失效中占主要地位,膜电阻失效相对互连失效可忽略不计.在温度高于180℃时膜电阻失效将起较大作用,即膜电阻比互连温度加速系数要大.重点计算了膜电阻和互连寿命分布及加速系数.     

HDI板盲孔互连失效原因浅析

文章通过对盲孔互连失效案例的分析,讨论了可能导致盲孔互连失效（ICD）的原因。     

半导体器件金属互连电阻失效分析方法研究

晶圆的失效分析在集成电路制造中起着十分重要的作用.通过对器件的失效分析,可确定器件的失效机理,并及时改善工艺.阐述了WAT(晶圆验收测试)中金属互连电阻(Rc)失效分析的优化流程.根据不同的金属互连电阻失效模型,如阻值偏低、阻值偏高以及断路,选择合适的失效分析方法,从而可以快速准确地揭示器件金属互连电阻失效的根本原因.     

混合信号总线测试

文中介绍了使用本研究室开发的混合信号边界扫描测试系统对KLIC实验芯片进行简单互连、扩展互连测试和CLUSTER测试。通过对测试结果的分析表明，IEEE1149．4测试总线在这些测试中是非常成功的，并同时指出了其局限性。     

高速HDI板互连应力失效研究

通过分析初步确定了影响高速系统HDI互连应力失效的因素为次外层铜厚、钻孔参数、等离子去钻污时间以及化学除胶参数等。采用正交试验的方法,发现孔壁去钻污不净是引起内层互连应力失效的主要原因。等离子去钻污时间越长,发生互连应力失效的概率越低;次外层铜厚、钻孔参数、等离子去钻污时间和除胶方式组合分别采用53.9μm、高速材料参数、15 min和不过膨胀时,内层互连合格率为100%,当采用最好或最差参数均会引起互连应力失效。     

硅基异构集成模块金属互连失效分析

介绍了硅基三维异构集成模块金属互连失效的一种定位方法.通过分析集成模块的金属互连结构,采用介质层剥离、金刚刀裂片、磨削制样等预处理方法,结合聚焦离子束(FIB)、电子能谱(EDAX)等工具,实现了故障点的有效定位.介绍了三维集成模块金属互连失效的一种失效机理.通过对集成模块生产工艺的分析,以及对实验晶圆进行模拟去胶实验...     

倒装芯片互连凸点电迁移的研究进展

电子产品向便携化、小型化、高性能方向发展,促使集成电路的集成度不断提高,体积不断缩小,采用倒装芯片互连的凸点直径和间距进一步减小和凸点中电流密度的进一步提高,由此出现电迁移失效引起的可靠性问题.本文回顾了倒装芯片互连凸点电迁移失效的研究进展,论述了电流聚集和焊料合金成分对凸点电迁移失效的影响,指出了倒装芯片互连凸点电迁移研究亟待解决的问题.     

盲孔底铜与次外层对接连接盘分离改善探讨

盲孔底部互连缺陷是HDI板制造工艺中最常见的问题之一，它直接关系到PcB产品的可靠性。本文以一种盲孔互连失效模式来分析其产生的原因，并提出了相应的改善对策，以达到保证产品质量良好之目的。     

化学机械抛光对铜互连器件的影响及失效分析

探讨了Cu化学机械抛光(CMP)工艺引起Cu互连器件失效的原因以及对可靠性的影响,对Cu CMP工艺缺陷导致器件失效的案例进行分析.由于CMP的技术特点,不可避免地会产生一些工艺缺陷和工艺误差,从而引起器件失效.必须根据标准要求,出厂或封装前对圆片进行芯片功能参数测试和严格的镜检,以便在封装前剔除存在潜在工艺缺陷的芯片,达到既定可靠性要求.     

系统级封装中焊点失效分析技术

针对系统级封装(Si P)结构中的互连可靠性检测,提出了叠层封装中焊点失效分析的原则和程序。对采用3D X-ray和金相技术的焊点缺陷分析方法进行了对比,验证了3D X-ray分析复杂Si P封装焊点和互连缺陷的可行性。讨论了失效的模式和失效机理,并从设计和工艺角度提出降低各种失效机理的改进措施。     

混合信号总线测试实验

使用本院CAT研究室开发的混合信号边界扫描测试系统对KLIC实验芯片进行简单互连、扩展互连测试和CLUSTER测试。通过对测试结果的分析表明，IEEE1149.4测试总线在这些测试中是非常成功的，同时指出其局限性。     

倒装芯片封装中多层铜互连结构的界面分层

芯片封装过程中，较高的机械热应力易导致多层铜互连结构发生分层甚至断裂失效。运用三级子模型技术建立了倒装芯片10层铜互连结构的有限元分析模型，通过计算不同界面裂纹尖端能量释放率对多层铜互连结构的界面分层展开研究。结果表明：第10层Cu/SiN和金属间电介质(IMD)/SiN界面，以及第9层Cu/SiN界面的裂纹尖端能量释放率远大于其他界面，是易发生分层失效的关键界面；总体互连线介电材料的弹性模量和热膨胀系数对关键界面能量释放率都有影响。基于此分析，对总体互连线介电材料的选取进行优化，发现第10层选择弹性模量与热膨胀系数乘积最大的非掺杂硅玻璃(USG),第9层选择弹性模量与热膨胀系数乘积最小的有机硅酸盐玻璃(OSG)时更有利于提高多层铜互连结构界面可靠性。     

STM互连组件在热循环中的可靠性预计模型

电子设备中表面安装器件和电路基板以及爆接材料的热膨胀系数差异，使得STM互连组件在热循环条件下产生热膨胀失配，在焊接处产生热应力，在长时间的交变应力的作用下，焊接处遭到疲劳破坏而使设备工作失效，这就是STM互连相件在热循环条件下的基本失效机理。文中还介绍了美国MIL－HDBK－217F NOTICE Ⅱ公布的表面安装连接组件可靠性预测λSMT模型，给出一系列具有实用价值的参数。     

切割、密封与包装工艺

Y2000-62027-337 0005805封装和组装(收录论文3篇)=Packaging and assembly[会,英]//1999 IEEE International Reliability PhysicsSymposium.—337～356(UC)收录本部分的论文题目有:利用静电力取样法的倒装片电路的背面测试技术,在塑料密封器件中填充物引起的金属破碎失效机理,利用测试证实的失效物理法的微波天线环栅阵列互连结构的设计特征。     

IPC/JEDEC-970中文版标准出版

IPC-国际电子工业联接协会日前出版了IPC/JEDEC-970中文版标准,即《印制板应变测试指南》。随着芯片封装尺寸和焊球间距日益减小,由制造等过程中弯翘导致的二级互连失效逐渐引起人们的关注,特别在进入无铅时代以后这一问题显得更为突出。应变测试可以对SMT封装在印制板组装、测试和操作中受到     

QFP封装互连结构电气特性建模与退化分析

互连结构是电子器件与印刷电路板之间机械固定及电气互联的关键部位.针对当前互连结构退化过程监测困难与表征信号难以提取问题,首先,通过分析QFP封装互连结构的失效模式及机理,建立其退化电气模型.在此基础上,搭建实时监测电路,选取外接电容的充电时间为表征信号,并建立退化电气模型参数与充电时间的关系.然后,利用Multisim软件和开发板模拟并验证等效电气模型参数与充电时间的关联关系.最后,利用小系统试验板进行随机振动试验,研究互连结构退化过程.通过分析充电时间响应,并结合互连结构电镜图发现,充电时间能够较好地表征互连结构的失效过程及失效模式.