一种面向网络信息系统的TCP应用架构设计

针对可信计算平台在网络信息系统中的应用需求,提出了一种面向网络信息系统的TCP应用架构TCPAA。将该架构主要分为访问认证子系统和信息交互子系统两部分来进行设计。在访问认证子系统中,为了增强可信计算应用的灵活性,提出一种基于证明代理的可信验证机制PATAM,并对改进的访问认证模式进行了协议设计和流程说明。在信息交互子系统中,设计了内外网之间数据的可信传输流程,并提出了一种改进的金字塔可信评估模型PTAM。最后通过测试实验验证了该架构的良好性能。研究结果表明,该方案对于网络信息系统环境内可信计算平台的应用开发具有良好的通用性。     

一种面向汇聚网络处理器模型的负载均衡算法

本文提出一种由多个网络处理器组成的汇聚网络处理器转发子系统路由器结构模型,并设计了算法DIHDA对多网络处理器的负载进行均衡分配。实验结果表明,该算法能够在保持负载均衡的同时获得较好的报文保序效果,综合性能优于目前已有的同类算法。     

一款BD2/GPS双模导航芯片SoC子系统设计方案

介绍了一款北斗/GPS双模导航芯片中SoC子系统的设计方案.该子系统包括晶心公司设计的N10处理器、FPU协处理器,还包括 UART、I2C、SPI、GPIO 等基本外设.该 SoC子系统承载着软件的运行,并实现了处理器与外界的通信能力.根据上层软件的需求,该SoC子系统没有例化内存管理单元、缓存、外部中断管理单元等模块.该 SoC子系统分别例化了程序和数据SRAM,可以使处理器更快速地进行取指与访存.这些设计决策简化了该 SoC 子系统的设计,同时提高了处理器的运行速度,降低了芯片的功耗和面积.     

基于BD结构的历史数据流存储与查询

实际应用中,人们往往不仅需要近期数据流,还需要结合大量历史数据流来共同解决问题。研究表明,处理大量历史数据流时,传统数据库索引技术(如B+树)不能提供高的存储利用率和查询效率。针对任意时间段历史数据流的存储查询问题,提出一种基于BD结构的存储与查询方法。该方法将BDTree和BDHash相结合,能有效降低BDTree的高度,减小索引项的规模,同时可以避免数据结点规模过大。在此基础上,研究了部分扩充策略以解决数据插入失败问题。理论分析和实验结果表明,该方法能提高存储空间利用率和查询效率,可以有效应用于历史数据流的存储和查询。     

基于SX52BD单片机的语音卡控制系统设计

通过简单介绍SX52BD单片机、PBL387、NW1034及RTL8019AS芯片的基本性能,系统地阐述了SX52BD单片机在电话应答中的控制作用,并实现了基于SX52BD单片机的语音卡控制部分的设计。     

基于网络处理器的高速网络数据过滤

随着网络应用的增长,网络数据流量在以翻番的速度增长,网络数据的采集和过滤作为实时性要求高的入侵检测系统的支撑系统,其数据处理能力直接影响入侵检测系统的效率。高处理能力和高编程性的网络处理器的出现,克服了基于传统CPU架构的数据采集和过滤系统的性能局限,在高速网络中实现了性能和灵活性的结合,达到了高速数据处理和检测规则的动态更新。在此架构基础上,通过多种方式能够提高数据处理效率,文章提出了在网络处理器实现的NIDS中集成优化规则集的方式实现高效数据过滤。     

MIPS多线程CPU将Altair新款LTE芯片组性能推升至新水平

Imagination Technologies(IMG.L)宣布,高性能、单模LTE芯片组开发商Altair半导体的两款新型基带处理器均采用Imagi-nation的MIPS CPU内核。Altair的新款FourGee-3800和FourGee-3802处理器以Altair通过Verizon认证的MIPS-BasedFourGee-3100/6200芯片组架构为基础,增加了最新LTE标准的增强特性,并提高了性能表现。新款芯片借助多线程技术可实现更佳的整体数据处理能力、服务品质(QoS)和功耗/性能效率。两款新芯片组均采用多线程MIPS内核来控制不同的功能,包括高性能700MHz网络处理器子系统。     

基于Bus—NoC的3DMPSoC的总线仲裁

3D集成芯片与二维传统芯片相比能够提供更好的性能和组装密度,另一方面,在单个芯片上集成多个处理器(MPSOC)以提高芯片的整体性能已成为下一代集成电路设计趋势.MPSoC的总线和片上网络两种通讯架构各有利弊,如何将3D芯片设计和MPSaC的架构相结合,对Bus-NoC混合的3D MPSoC结构进行研究,提出了改善的总线仲裁算法dTDMA+.原有的dTDMA有着很好的带宽利用率但在实时性要求方面欠佳,实验结果表明,dTDMA+在一定程度上满足了系统的强实时要求.     

主流卷积神经网络的硬件设计与性能分析

作为深度学习领域中最具有影响力的网络结构之一,卷积神经网络朝着更深更复杂的方向发展,对硬件计算能力提出了更高的要求,随之出现了神经网络专用处理器.为了对这类处理器进行客观比较,并指导软硬件优化设计,本文针对卷积神经网络提出了宏基准测试程序和微基准测试程序.其中,宏基准测试程序包含主流的卷积神经网络模型,用于处理器性能的多方位评估和对比;微基准测试程序包含卷积神经网络中的核心网络层,用于细粒度定位性能瓶颈并指导优化.为了准确描述这套基准测试程序在真实硬件平台上的性能表现,本文选取了I/O等待延迟、跨节点通信延迟和CPU利用率3大系统性能评测指标以及IPC、分支预测、资源竞争和访存表现等微架构性能评测指标.基于评测结果,本文为处理器的硬件设计与架构改进提出了可靠建议.     

APACHE在多核网络处理器平台上的性能评测与分析

测试并分析了Apache HTTP服务器在多核网络处理器平台ATCA-8000R上的性能。作为对比,测试了Apache在X86架构的服务器BH28上的性能。使用每秒完成的请求数、吞吐率和每个请求完成的时间作为性能指标。使用测试软件ab作为HTTP客户端,向被测设备发起请求。评测结果表明,Apache在多核网络处理器平台ATCA-8000R上的性能优于X86架构的BH28。通过分析网络处理器OCTEON 5860的特点,解释了这一评测结果。