共查询到20条相似文献,搜索用时 82 毫秒
1.
2.
3.
4.
SOC用400-800MHz锁相环IP的设计 总被引:4,自引:0,他引:4
设计了一个基于锁相环结构、可应用于SOC设计的时钟产生模块.电路输出频率在400~800 MHz,使用SMIC 0.18 μm CMOS工艺进行流片.芯片核心模块工作电压为1.8 V和3.3 V.根据Hajimi关于VCO中抖动(jitter)的论述,为了降低输出抖动,采用一种全差动、满振幅结构的振荡器;同时,通过选取合适的偏置电流,实现对环路带宽的温度补偿.流片后测试结果为:输出频率范围400~800 MHz,输入频率40~200 MHz;在输出频率为800 MHz时,功耗小于23 mA,周期抖动峰峰值为62.5 ps,均方根(rms)值为13.1 ps,芯片面积0.6 mm2. 相似文献
5.
《无线电工程》2019,(12):1089-1093
基于锁相环技术的调频收发系统,相比传统锁相环调频,采用数字偏置控制压控振荡器实现载波数字可调。其中调制部分仅借助锁相环CD74HC7046片内压控振荡器,由微处理器ADC产生偏置信号,以调节VCO输出信号中心频率,且中心频率在30~38.61 MHz内数字可调;解调部分则由模拟锁相环解调输出信号。利用Simulink搭建模型进行电路仿真,频谱稳定在中心频率,无其他频段分量,解调信号无失真,效果良好。实验测试中,可无失真传输频率不大于20 kHz的信号,传输距离可达20 m以上,发射系统总功率在50~90 mW之间,传输稳定,效果良好。 相似文献
6.
7.
一种用于高速锁相环的新型CMOS电荷泵电路 总被引:5,自引:0,他引:5
提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度,利用高摆幅镜像电流电路提高输出电压的摆动幅度,消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1.2μm工艺BSIM3、LEVEL=47的CMOS库,电源电压为2V,功耗为0.1mW。仿真结果表明,该电路可以很好地应用于高速锁相环电路。 相似文献
8.
3.5GHz锁相环的设计 总被引:1,自引:2,他引:1
设计了一款整数型锁相环.从系统到具体电路对整个锁相环进行了详细的分析和仿真.电路采用SMIC 0.18μm CMOS射频工艺设计,面积为1.1mm×1.1mm,整个锁相环在1.8V电源电压下的功耗为36mW,仿真结果显示锁相环的相位噪声在-111dBc/Hz@1MHz,参考杂散为-76.4dBc. 相似文献
9.
10.
CMOS锁相环PLL的设计研究 总被引:6,自引:0,他引:6
在阅读大量锁相近十年发表的英文文献的基础上,对锁相环的设计及特性做了深入的分析,并对锁相环的主要部件相频检测器和压控振荡器的结构和特性做了比较和总结。 相似文献
11.
12.
13.
14.
基于数字锁相的雷达频率合成器的研究 总被引:1,自引:0,他引:1
在分析常规移频反馈数字锁相频率合成器相位噪声的基础上,提出了高频标置于环外、双反馈及倍相反馈等低相噪数字锁相频率合成技术,进行了比较详细的理论分析和讨论,给出了研究结果。 相似文献
15.
本文论述的S波段频率综合器,频率范围是2.61 ̄3.96GHz,频率步进为2.5MHz,相位噪声指标〈-(88 ̄93)dBc/Hz,长期频率稳定度为1×10^-9/日,杂散抑制优于55dB,谐波抑制优于50dB,输出功率大于14dBm。 相似文献
16.
捷变频率合成是雷达、通信、电子对抗等领域中极为重要的技术。锁相频率合成(PLL)具有比DDS更优秀的杂散抑制能力,常用于捷变频率合成。本文介绍了捷变合成常用方法,分析了PLL的原理及PLL频率捷变的影响因素。最后讨论了PLL在捷变频率合成中的基本方法,并分别举例说明其特点,对捷变频率合成的研究有很高的参考价值。 相似文献
17.
18.
使用0.18μm 1.8V CMOS工艺实现了Band Ⅲ频率综合器,除压控振荡器(VCO)的调谐电感和锁相环路的无源滤波器外,其他模块都集成在芯片中.使用SPI总线实现VCO子频带的选择、电荷泵和VCO工作电流的配置等功能,使用改进的频带切换电路加快了频带切换.测试结果表明该频率综合器工作时的总功耗为34mW,提供的频率范围为143~271MHz;波段Ⅲ内偏离中心频率10kHz处的相位噪声低于-83dBc/Hz,100kHz处的相位噪声低于-104dBc/Hz,参考频率附近杂散低于-70dBc;与普通频带切换电路相比使用新的频带切换电路明显节省了频带切换时间. 相似文献
19.
本文阐述了用数字锁相的方法完成S波段频率源,分析了锁相环的频谱特性;并对输出信号进行了测试,其相位噪声指标£(10kHz)〈-93dBc/Hz,杂散抑制〈-65dBc,输出功率大于10mW。 相似文献
20.
一种快速跳频锁相频率合成器 总被引:1,自引:0,他引:1
本文提出一种小数分频自适应锁相频率合成方案,以提高鉴相频率和自适应改善环路自然角频率ω_n两方面去提高频率转换速度.并针对小数分频中模拟相位内插补偿时D/A变换的问题,采用数码-脉宽-电荷变换法进行电荷补偿.最后分析了环路的性能,证明该系统是能胜任跳频频率合成任务的. 相似文献