基于FPGA的图像预处理快速算法及仿真

工程实践中,可编程逻辑器件已经越来越多的受到重视和应用.文中以DSP处理大量数据时,实时性难以达到要求入手,介绍了应用可编程逻辑器件FPGA提高程序效率、实现快速运算的一种方法,并设计了一个利用中值滤波进行图像预处理的系统,之后进行了仿真和实验验证.文章最后得到结论,采用FPGA通过用硬件逻辑来实现运算量大但相对比较简单的算法,效率要大大高于软件的多次循环,若在系统中采用DSP和FPGA合作处理数据,则可以各自发挥长处,实现快速算法.     

基于SYSGEN的AS型FIR滤波器设计

本文以FPGA为硬件核心设计数字滤波系统,提出一种低成本高效FIR滤波器的设计方法。首先利用提出的AS型FIR滤波器实现结构,降低系统逻辑资源消耗、提高系统资源利用率及系统运行速度,然后综合采用SYSGEN和ISE实现滤波器的模块化和自动化设计,简化设计过程,降低实现难度。具体在XC3S500E4f320 FPGA上实现了一系列4阶到32阶的FIR滤波器,实验结果验证了方法的有效性。     

FPGA+DSP实时三维图像信息处理系统

一种基于高性能FPGA+DSP核心架构的实时三维图像信息处理系统。介绍了系统硬件结构和数据处理流程,按模块分析了硬件设计和逻辑连接,给出了图像预处理和三维重建算法的硬件实现流程。     

基于DSP Builder的并行中值滤波算法的设计与实现

研究了一种适合采用现场可编程逻辑(FPGA)消除图像随机噪声的算法以及用DSP Builder实现该算法的硬件电路设计.结合FPGA并行计算的特点,采用滑动窗口和模块化设计思想,对常规中值滤波算法的结构进行改进,提高了算法的运算速度,简化硬件结构.通过仿真和FPGA验证结果表明,该算法可以有效消除图像随机噪声,同时处理延时短,可以满足嵌入式系统的实时性要求.     

第三代移动通信中卷积码解码方法研究及应用

本文研究了移动通信系统中比较重要的一种前向纠错码——卷积码,并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现,给出了硬件实现的逻辑框图,并提供了该实现在W-CDMA系统中的计算机性能仿真结果。     

基于FPGA+DSP的实时图像处理系统设计与实现

针对图像处理系统计算量大、实时性高和体积小的要求,研制了一种以DSP为主处理器FPGA为辅处理器的高性能实时图像处理系统.利用这两种芯片的各自特点,将算法分成两部分分别交由FPGA和DSP处理,大大提高了算法的效率.系统具有结构简单易于实现和运用方便灵活的特点,加载上相应的程序之后能实现对所获取的图像跟踪、识别和匹配等处理方法.详细说明了系统的设计思路和硬件结构,并在硬件系统上进行了算法仿真及实验验证.实验结果表明:该系统实时性高,适应性好,能够满足设计要求.     

通用处理器设计中硬件仿真验证

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈，通常的解决方案是使用FPGA进行硬件的物理原型仿真，使用FPGA可以在较短的时间内测试大量的测试向量，但是使用FPGA物理原型验证的可调试很差。针对这一主要问题，提出了三级的层次化仿真验证环境，使用硬件仿真器的仿真加速作为中间层的解决方案，即可以提高仿真速度，也提供了良好的调试环境。同时针对大规模设计多片FPGA逻辑划分提出了改进的K—L算法，优化了FPGA的利用率和片间五连。     

第三代移动通信中卷积码解码方法研究及应用

本文研究了移动通信系统中比较重要的一种前向纠错码--卷积码,并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现,给出了硬件实现的逻辑框图,并提供了该实现在W-CDMA系统中的计算机性能仿真结果.     

基于FPGA硬件实现的图像边缘检测及仿真

图像边缘检测是图像分割,目标提取等数字图像处理领域中关键的步骤,对于性能和处理时间制约着后续图像处理的性能和整体的处理时间。提出一种FPGA的实时图像边缘检测系统。该系统以FPGA为平台,用VHDL硬件描述语言设计并实现了一种自适应的Canny边缘检测算法。在设计过程中,通过改进算法和优化系统结构,在合理利用硬件资源的基础上采用了流水线技术。之后通过ModelSim软件进行仿真,仿真结果表明,在FPGA中实现算法能够有效实时地检测出复杂图像的边缘。     

基于FPGA的温室温度采集系统的设计

采用EDA的设计思想,设计以FPGA为核心逻辑控制部件的温度采集系统,用VHDL硬件描述语言实现FPGA的内部硬件逻辑,并在Quartus II 9.0中实现其功能仿真。     

基于FPGA的RapidIO-FC转接桥设计

针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。     

(5,3)整数小波正变换的FPGA实现研究

小波变换的应用越来越广泛,但其需要大量的计算,因此小波变换的硬件实现则成为小波实时应用研究的一个基础而关键的问题.本文阐述了一种（5,3）整数小波正变换的FPGA实现设计,包括（5,3）整数小波变换算法,该算法正变换的FPGA实现结构,以及有关VHDL程序的时序仿真和逻辑综合结果.本设计通过数据的移位运算简单而快速地实现了数据的乘除运算及取整操作,通过各种数据寄存或锁存实现了处理数据的缓冲和小渡变换的并行和流水线处理,通过设计多级的控制状态机实现了小波变换的复杂时序控制.实验结果表明,整个系统处理快捷,节省内存,能对任意尺寸图像进行小波变换,同时可实现了小波的多级变换.本设计可移植于各种用FPGA实现的小波变换图像处理硬件系统中,也可与其它IP核构成SOPC系统.     

一种嵌入式实时图像跟踪系统设计

该文提出了一套可用于快速视觉信息处理的实时目标跟踪嵌入式视觉系统。系统的硬件设计采用了基于DSP和现场可编程逻辑器件(FPGA)的双处理器结构和基于CMOS的图像采集。软件采用了适于流水线运算的块匹配算法,实现了对目标的快速定位和实时跟踪。     

基于FPGA和DSP的电阻层析成像数据采集系统

为充分发挥DSP实时信号处理能力强和FPGA的逻辑控制以及硬件可编程的优势,构建了一套基于FPGA和DSP的16电极ERT数据采集系统.模块化的设计保证了系统良好的可维护性和可扩展性.FPGA完成激励信号产生、前端信号处理、系统逻辑控制和正交序列解调,DSP完成数据的后处理和成像算法的实现,实现了两种控制器的优势互补,...     

基于FPGA的云闪时差定位同源脉冲匹配算法实现

针对甚高频(VHF)云闪时差法雷电定位同源脉冲匹配难点,提出了用FPGA实现相关性判断的同源脉冲算法设计思路。为提升系统性能、适应云闪甚高频信号的处理需求,采用了改进的算法并用实测数据在MATLAB、FPGA上对算法进行验证,设计完成了云闪波形同源脉冲匹配算法在FPGA上的实现。系统通过了Modelsim的仿真验证并在DE2平台上完成了硬件测试。设计共消耗了3 499个逻辑单元,最高处理速度可达98.07 MHz,满足了实际应用的要求。     

基于FPGA的实时图像采集系统

针对实时图像采集系统数据量大,实时性强的特点,提出了一种基于FPGA的解决方案;在单片FPGA芯片上完成整个系统的软硬件设计,集成度高,可靠性强;图像的采集、存储及显示都采用硬件逻辑实现,此外,用逻辑实现处理算法,经几个时钟周期的延时就完成了图像处理,充分体现了FPGA并行处理的优势;实验表明,该系统较好地满足了系统的实时处理要求。     

一种图像动态范围压缩算法及其FPGA实现

灰度动态范围压缩是一种基本的图像增强处理方法,广泛应用于图像识别,视频监控等领域中。结合这一应用,提出了一种基于非线性变换的动态范围压缩算法,并且以FPGA为基础,针对一幅图像的处理进行硬件实现,给出了硬件整体构架以及算法逻辑,并针对FPGA速度与面积优化的问题,完成了控制逻辑的流水线设计。最后采用Verilog HDL对设计进行了描述,利用Ncverilog对模块进行了仿真,给出了基于Synplify Pro 8.2.1的实现方案。结果表明,该设计较好地实现了图像动态范围压缩,其硬件实现构架是行之有效的。     

GF(2233)域上正规基模乘算法的FPGA实现研究

已有的对正规基模乘算法的研究大多针对较小的有限域，不利于将其直接扩展到像GF（2^233）等大有限域中进行FPGA设计实现。为在FPGA上实现正规基下的模乘算法，给出了一种在速度和资源两方面可以折衷的方案以及具体的FPGA实现算法，并实现了硬件描述语言程序设计。在Xilinx的FPGA器件的基础上，完成算法的仿真、综合、布局布线试验。试验表明，实现的模乘算法方案较其它方案更适合于FPGA编程实现。     

基于FPGA的激光条纹中心实时检测

为实现结构光激光线条纹中心的实时提取,将方向模板算法进行了适应硬件的改进,且提出并实现了一种专用硬件结构。基于流水线技术和并行技术的硬件设计保证了该算法的实时实现。利用现场可编程门阵列器件FPGA实现了结构光激光线图像条纹中心线的实时提取。试验表明采用FPGA实现视频处理的专用算法具有成本低、实时性好、研发周期短的优点。     

一种密钥可配置的DES加密算法的FPGA实现

在传统的DES加密算法的基础上,提出一种对密钥实行动态管理的硬件设计方案,给出了其FPGA实现方法。通过对DES加密原理的分析,利用其子密钥的生成与核心算法相关性较弱的特点,对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度,从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析,论证了整个设计的正确性。