基于FPGA的横向LMS算法的实现

横向LMS算法是实现自适应数字波束形成的基本方法之一.提出了一种用Matab/Simulink中DSP Builder模块库设计算法模型,然后应用FPGA设计软件Modelsim、QuartusⅡ分析自适应滤波器时钟速度和消耗逻辑单元数的设计方法.实验表明:该方法易于实现、简单可靠.     

微电子学、集成电路

TN4 02020448采用单元库嵌人方式提高VHDL模拟器速度的研究/陈东瑛,刘明业(北京理工大学ASIC研究所)11计算机辅助设计与图形学学报一2001,13(7)一586一589基于实际的高级综合系统,研究了提高大规模VHDL设计的模拟蝴正速度的方法.通过对多种模拟算法的分析比较和对系统原有模拟机制与算法的研究,提出了将该系统的单元库嵌入模拟核心的方法.该方法的实现显著地提高VHDL模拟器对大规模设计的模拟速度达2一4倍,提高了系统的实用性.图1表2参《金)并设计了微控制器的体系结构和流水线,同时采用了异步逻辑的电路实现方法.该微控制器与P IC…     

基于性能相似度的Buffer库压缩算法

以原库与压缩库的性能相似度为出发点,提出了一种buffer库压缩算法,并建立了虚单元、实单元和概率加权距离的概念.用环境参数对原库进行筛选,其结果构成虚单元库;对虚单元进行聚类,将中心点映射到实单元得到压缩库.将单元对环境的适应性量化,作为先验知识,为聚类中心的选择提供优先级.采用3种方案实现该算法思想,经实验证明,所得压缩库与原库的性能相似度高,误差平方和(SSE)仅为已有算法的9.6%、10.4%和6%.     

AES算法中S-box和列混合单元的优化及FPGA实现

由于AES算法的硬件实现较为复杂,在此提出一种优化算法中S-box和列混合单元的方法.其中S-box通过组合和有限域映射的方法进行优化,列混合单元使用算式重组的方法进行优化.这些优化设计通过组合逻辑实现,经过仿真并在Xilinx Spartan 3系列FPGA上进行综合验证,可以将结构简化,使AES电路面积得到优化,明显节约硬件资源.     

基于图聚集算法的寄存器传输级ALU工艺映射算法

给出了寄存器传输级工艺映射(RTLM)算法,该方法支持使用高层次综合和设计再利用的现代VLSI设计方法学,允许复杂的RT级组件,尤其是算术逻辑单元(ALU)在设计中重用.首先提出了ALU的工艺映射问题,给出了源组件和目标组件以及标准组件的定义,在此基础上通过表格的方式给出映射规则的描述.映射算法套用一定的映射规则用目标ALU组件来实现源ALU组件.采用一种基于分支估界法的图聚集算法,用该算法不仅可以产生面积最优的,而且还可以产生延时最优的设计.针对不同库的实验结果证明该算法对于规则结构的数据通路特别有效.     

基于精简标准单元库的OPC复用技术

提出了一种对标准单元的光学邻近效应校正结果进行复用的方法,并通过将传统标准单元中的所有核心逻辑通过反相器和二选一多路选择器的组合来实现,得到了一套可制造性强的精简标准单元库,从而使OPC复用技术得以有效实施,并将在很大程度上提高芯片生产效率和降低掩模数据存储量.精简标准单元库中单元的电气仿真结果表明其在面积、速度、功耗方面与传统标准单元库相比性能损失很小.     

基于精简标准单元库的OPC复用技术

提出了一种对标准单元的光学邻近效应校正结果进行复用的方法,并通过将传统标准单元中的所有核心逻辑通过反相器和二选一多路选择器的组合来实现,得到了一套可制造性强的精简标准单元库,从而使OPC复用技术得以有效实施,并将在很大程度上提高芯片生产效率和降低掩模数据存储量.精简标准单元库中单元的电气仿真结果表明其在面积、速度、功耗方面与传统标准单元库相比性能损失很小.     

基于图聚集算法的寄存器传输级ALU工艺映射算法

给出了寄存器传输级工艺映射(RTLM)算法,该方法支持使用高层次综合和设计再利用的现代VLSI设计方法学,允许复杂的RT级组件,尤其是算术逻辑单元(ALU)在设计中重用.首先提出了ALU的工艺映射问题,给出了源组件和目标组件以及标准组件的定义,在此基础上通过表格的方式给出映射规则的描述.映射算法套用一定的映射规则用目标ALU组件来实现源ALU组件.采用一种基于分支估界法的图聚集算法,用该算法不仅可以产生面积最优的,而且还可以产生延时最优的设计.针对不同库的实验结果证明该算法对于规则结构的数据通路特别有效.     

一种标准单元库的自动仿真验证方法

提出了一种针对标准单元库中单元逻辑功能进行自动仿真验证的方法,验证了55 nm标准单元库中单元逻辑功能的正确性。该方法能自动提取设计文档中的单元逻辑,根据提取结果中输入端的数量自动生成测试向量,并以此测试向量生成参考逻辑值,整个过程只需0.708 μs。采用仿真工具对标准单元库文件进行仿真,将得到的仿真值自动与参考值对比,验证了库单元逻辑的正确性,提高了标准单元库功能验证的效率。     

FELLOW CMOS双层金属工艺的门阵列版图设计系统

本文详述了CMOS双层金属工艺的门阵列版图设计系统 FELLOW及其系统结构与主要算法.该系统覆盖了门阵列设计中从逻辑网表描述(Netlist)到物理版图(Layout)生成的所有设计阶段.在系统的结构设计上,采用了统一的数据管理和用户界面管理,而使系统模块化、集成化.整个系统与库单元都独立于工艺设计规则,即系统与已建立的单元库可以适用于不同的设计规则.三个芯片设计的实例比较,结果显示其芯片面积比单层布线工艺要减小20％以上.