基于FPGA+DSP技术的Bayer格式图像预处理

提出一种针对CMOS图像传感器采集的Bayer格式图像预处理系统,与传统的DSP图像处理系统相比,该系统利用Spartan-3系列的XC3S1500和TMS320DM642型DSP相结合实现图像捕获、图像预处理等功能,采用支持USB2.0的CY7C68013将图像信息传送给上位机.在FPGA中采用双线性插值法将CMOS图像传感器采集的Bayer格式图像数据转换为RGB格式图像数据,并转换成Y亮度信号.实验结果表明,该系统能处理分辨率达500万像素的Bayer图像,并最终以20 Mb/s的带宽将亮度信号传输给上位机,缩短了开发周期,提高了图像处理的实时性.     

FPGA中Bayer到YCbCr图像格式转换的设计

提出了一种基于FPGA平台的Bayer到YCbCr格式数据转换的设计方法。在Bayer到RGB格式转换阶段,对CMOS传感器输出的Bayer格式数据采用3x3双线性插值算法恢复真彩色图像;在RGB到YCbCr色彩空间转换阶段,结合色彩空间转换公式,优化数字逻辑结构进行硬件描述语言设计。实验仿真结果验证了系统设计的可行性,以及Bayer到YCbCr格式转换的正确性。     

基于CMOS图像传感器的嵌入式图像采集与格式转化

开发了一种基于CMOS图像传感器的嵌入式图像采集系统.该系统实现了图像有效采集传输的功能,将采集到的Bayer格式数据转化为RGB格式,采用嵌入式系统有利集成化、小型化设计.     

超分辨率成像系统的FPGA控制研究

介绍了一种基于异型结构传像光纤束,以DSP（DM642）和FPGA（xilinx XC3S1500）为核心处理器的超分辨率实时彩色成像系统,着重讨论了FPGA在系统中的功能实现,包括Bayer图像的双线性插值,RGB和YUV图像格式之间的转换,以及与USB控制器的通信等。系统中FPGA直接与DM642特有的Vport口...     

基于FPGA的Bayer到RGB图像格式转换设计

利用FPGA处理数据量大、处理速度快,结合CMOS图像传感器MT9M001和BayerCFA格式图像的特点,设计一种基于FPGA的图像数据转换处理系统,提出用硬件实现Bayer格式到RGB格式转换的设计方案,研究CFA图像插值算法,实现基于FPGA的实时线性插值算法,对Bayer图像格式进行插值恢复全彩色图像,实现从黑白图像还原高清彩色图像。整个设计模块能够满足高帧率和高清晰的实时图像处理,占用系统资源很少,用较少的时间完成了图像数据的转换,提高了效率。     

TMS320DM642为核心的视频图像处理器外围电路设计

探讨以TMS320DM642为核心的实时视频数字图像处理器的总体结构。重点阐述图像处理器的外围电路设计,包括其各部分功能以及所选用的主要器件,同时针对视频图像处理算法的性质,对视频图像处理过程中图像数据的存放位置给出了一定原则。该设计系统充分发挥数字信号处理器(DSP)TMS320DM642的高性能特点。最后指出该设计系统的主要特点及其自身具有的优越性。     

远程医疗中的图像加密系统

介绍了一种基于TO公司的TMS320DM642 DSP的图像加密系统.该系统直接从医疗仪器(如CT、核磁共振等)中读取已生成的数字图像信号,通过网络接口将其输入到DSP处理模块,并使用图像加密算法对图像进行计算和变换.最后通过TMS320DM642独有的EMAC模块对数据进行传输,实现医学图像的远程传输.     

基于DM642平台的视频会议中H.264/AVC编码器优化

针对视频会议系统应用,基于DM642平台进行了H.264/AVC编码器的优化.优化过程分为三步,首先是编码体系结构的选择及功能裁剪,其次是对运动估计算法进行优化,最后是针对平台的优化.在DM642平台上进行了测试,实现了20 f/s CIF(352×288)格式图像的实时编码.     

基于 FPGA 的彩色图像实时采集系统设计

为了从单片Bayer格式图像探测器获取高质量实时彩色图像,研究并设计了一套基于FPGA硬件的彩色图像实时采集系统。介绍了针对MT9M011图像探测器的寄存器配置时序的设计。重点研究了影响彩色图像质量的Bayer格式图像去马赛克算法,该算法首先对Bayer格式原图进行二阶拉普拉斯修正,利用色差和梯度关系确定丢失的绿色分量,再结合给定像素周围的4个色差进行插值计算,分别得到丢失的红色分量和蓝色分量,从而完成彩色图像的恢复。设计了基于千兆以太网(GigE)的图像传输机制,使系统数据吞吐率大大提高。实验数据表明,系统插值算法在峰值信噪比(PSNR)方面相比双线性插值,R、G、B三通道均提高约15dB左右,图像目视细节丰富,伪彩色得到有效抑制;在分辨率为1 280×1 024、帧频为15f/s的情况下,可以实时输出全彩色图像。目前,系统已经工程应用,其优异表现满足了项目实际需要。     

基于DSP和单片机的图像存储系统设计

将系统分为两个硬件部分进行设计,分别为DM642核心板、68013读数板,并详细介绍了系统的主要软件设计,及系统测试。本系统的数据采集采用COMS图像传感器,较CCD传感器有多功能集成、低功耗、信号读取方便等优点。并采用DM642内部McBSP配置串口,从而减小了电路板的体积,提高了传输速度。本系统经过通过调试验证效果良好,系统稳定。     

基于SDRAM的Bayer格式图像插值算法硬件设计

针对传统的双线性Bayer格式图像彩色恢复算法效果不理想,提出了一种新算法,设计了一种将其用FPGA实现的硬件方案。改进算法应用梯度变化来增加通道间的相关性,提高线性插值的效果,根据探测器数据输出格式不满足Bayer插值算法要求,设计了一种基于SDRAM,运用乒乓操作和流水线等技术的硬件处理新机制。整个系统采用一片可编程门阵列(FPGA)作为硬件设计载体,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述。试验表明,算法在硬件上工作正常,实时输出的彩色图像在PSNR和目视方面均优于双线性插值算法。基本满足了系统在实时性和图像质量方面的要求。     

基于VLSI设计实现的高效颜色插补算法

针对Bayer格式阵列的CMOS图像传感器(CIS)片上系统(SoC)中图像信号处理单元(ISP)的研究,提出一种适合VLSI实现的高效颜色插补算法。算法重点重建了缺失的G分量,先进行像素边缘判断,进而结合边缘方向梯度加权计算,使得G分量的重建有效避免了传统方法中易造成边缘变模糊的现象;对于B和R分量的重建,充分利用小范围内已知的像素分量值对其进行线性插补,使得插补后的值更接近真实值。通过对色彩测试标板和自然图像的模拟实验表明,该算法插补后的图像与传统算法相比更清晰、信噪比更高。算法基于VL-SI设计实现,并通过FPGA验证,结果表明,该算法易于片上实现,耗费资源892个LE,最大频率可达142MHz,完全满足实时处理需求。     

基于CMOS图像传感器的视频采集系统设计

提出了一种采用Altera公司CycloneⅡ系列的FPGA作为主控芯片,采用OV7670这款CMOS图像传感器作为视频信号源并采用sRAM（静态随机存储器）作为数据缓存的实用方案,实现了对图像传感器寄存器配置、图像传感器输出信号采集、图像数据格式转换、图像数据缓存及最终在VGA显示器上进行图像显示的一系列过程。该视频采集系统设计能够很好地满足实时图像的输出需求。     

A Low‐Complexity and High‐Quality Image Compression Method for Digital Cameras

This letter proposes a new near‐lossless image compression method with only one line buffer cost for a digital camera with Bayer format image. For such format data, it can provide a low average compression rate (4.24bits/pixel) with high‐image quality (larger than 46.37dB where the error of every pixel is less than two). The experimental results show that the near‐lossless compression method has better performance than JPEG‐LS (lossless) with δ = 2 for a Bayer format image.     

用于低噪声CMOS图像传感器的流水线ADC设计及其成像验证

在对低噪声CMOS图像传感器的研究中,除需关注其噪声外,目前数字化也是它的一个重要的研究和设计方向,设计了一种可用于低噪声CMOS图像传感器的12 bit,10 Msps的流水线型ADC,并基于0.5μm标准CMOS工艺进行了流片。最后,通过在PCB测试版上用本文设计的ADC实现了模拟输出的低噪声CMOS图像传感器的模数转换,并基于自主开发的成像测试系统进行了成像验证,结果表明,成像画面清晰,该ADC可作为低噪声CMOS图像传感器的芯片级模数转换器应用。     

A single-chip 16-bit 25-ns real-time video/image signal processor

A single-chip 16-b microprogrammable real-time video/image signal processor (VISP) has been developed for use in real-time motion picture encoding during low-bit-rate transmission for TV conference systems. In addition to stand-alone microprocessor functional units, the VISP integrates a high-speed variable seven-stage pipeline arithmetic circuit for video/image data processing and various controllers for easy I/O (input/output) and multiple-chip connections A 25-ns instruction cycle time is attained by using complementary reduced-swing CMOS logic circuits. The chip (14 mm×13.4 mm) was fabricated using a double-metal-layer 1.2-μm CMOS process technology and contains 220000 transistors     

基于FPGA的多路数据实时采集与传输系统

针对传统数据采集系统的硬件设计复杂、开发周期长、精度低和实时性差等问题,提出了一种基于FPGA的多路数据实时采集与传输系统,并完成了系统程序构架。该系统以FPGA作为核心控制单元,采集到32路模拟信号和1路数字信号,根据数据发送帧格式,转换成连续不间断的SPI信号输出。采用Labview软件构建了高速UART数字信号验证平台。实验结果表明,模拟信号经14位A/D采样得到的数字信号与理论值相差的最大值为±3 LSB,采样精度达0.04%。数字信号传输稳定、无误码,实现了模拟信号的高精度实时采集与稳定传输。     

一种基于JPEG2000算法的图像传感器设计

提出一种基于JPEG2000算法的实时图像传感器设计方案,将采集到的图像数据通过编码器ADV212压缩为JPEG2000格式,再由微控器对目标进行探测和识别。该图像传感器具有高压缩率、低比特速率、体积小巧以及控制灵活等特点,并实际应用于安防、监控领域,能够快速、准确地获取目标图像信息。