共查询到18条相似文献,搜索用时 140 毫秒
1.
共振隧穿器件概述——共振隧穿器件讲座(1) 总被引:2,自引:2,他引:0
通过对共振隧穿器件的特点、分类、工作原理、电流成分、器件参数等的介绍,为初学人员或非专业爱好人员提供一个对共振隧穿器件全面的、概括性的认识。 相似文献
2.
孙建平 《固体电子学研究与进展》1999,19(2):123-128
简要评述共振隧穿二极管(RTD)器件研究进展。重点探讨以下问题:为什么RTD研究经久不衰?器件理论模型达到何等水平?器件特性、结构和材料方面有哪些关键?围绕这些问题,介绍了有关基本概念,对RTD器件物理模型和特性近来的研究成果和前景进行了分析,并提要性地和同类的其它量子器件作了比较。 相似文献
3.
4.
介绍了共振隧穿二极管(RTD)中电荷积累效应,利用顺序隧穿模型分析了RTD中有电荷积累时器件各部分电压的再分布;并结合电压降局限于双势垒区和遍及整个RTD的两种情况,建立了电荷和电流方程;最后利用电荷积累效应解释了负阻区本征双稳态特性。 相似文献
5.
描述了一种新型共振隧穿结构器件,这种器件包含了通过可变间隙超晶格能量滤波器(VSSEF)中的耦合量子附态的隧穿过程.论证了通过AlAs/GaAsVSSEF器件高能态和AlGaAs/GaAs超晶格受激态的共振隧穿,描述了这种器件作为较高功率微波源和共振隧穿晶体管的应用,并讨论了共振隧穿结构作为雪崩探测器和红外发射器等光学器件的潜在应用. 相似文献
6.
7.
8.
首先介绍了共振隧穿理论和一种新效应--介观压阻效应,对AlxGa1-xAs/GaAl/AlxGa1-xAs共振隧穿双势垒结构的轴向施加压应变作了分析,然后计算了轴向应变对垒宽和垒高的影响,对透射系数和隧穿电流用Matlab作了仿真.发现压应变可以使隧穿电流线性增加,偏压不同电流增加的速率也不同,为设计共振隧穿器件提供了理论依据. 相似文献
9.
10.
11.
12.
13.
14.
已研制成了肖特基栅共振隧穿晶体管,在双势垒结构上蒸发铂金形成栅。通过调制准二维电子积累层的面积进而达到控制隧穿电流的目的。并对发射极正反接电压不同而出现的不同调制现象进行了分析。 相似文献
15.
16.
17.
Christian Pacha Oliver Kessler Peter Glo¨seko¨tter Karl F. Goser Werner Prost Andreas Brennemann Uwe Auer Franz J. Tegude 《Analog Integrated Circuits and Signal Processing》2000,24(1):7-25
Quantum-effect devices utilizing resonant tunneling are promising candidates for future nano-scale integration. Originating from the technological progress of semiconductor technology, circuit architectures with reduced complexity are investigated by exploiting the negative-differential resistance of resonant tunneling devices. In this paper a resonant tunneling device threshold logic family based on the Monostable-Bistable Transition Logic Element (MOBILE) is proposed and applied to different parallel adder designs, such as ripple carry and binary carry lookahead adders. The basic device is a resonant tunneling transistor (RTT) composed of a resonant tunneling diode monolithically integrated on the drain contact layer of a heterostructure field effect transistor. On the circuit level the key components are a programmable NAND/NOR logic gate, threshold logic gates, and parallel counters. The special properties of MOBILE logic gates are considered by a bit-level pipelined circuit style. Experimental results are presented for the NAND/NOR logic gate. 相似文献