一种单位增益带宽可调的全差分运算放大器

设计了一种应用于流水线ADC中的全差分增益提升运算放大器。该运放的单位增益带宽受ADC采样速率的控制而自动调节。优化了流水线ADC在不同采样速率下的功耗,提高了ADC的效率。电路采用Chartered 0.18 μm CMOS工艺进行设计,Spectre仿真结果表明,当负载为0.5 pF、采样率由10 MS/s变化到100 MS/s时,运放的单位增益带宽由117.6 MHz变为495.9 MHz,增益由115.2 dB下降到98.7 dB,相位裕度由78.0°下降到74.1°,运放增益和相位裕度随采样频率的提高略有减小。     

全差分增益提高运算放大器的分析与设计

通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。该运算放大器得主运算放大器是由全差分套筒式共源共栅放大器构成,并带有一个开关电容共模反馈电路。而增益提高放大器是由全差分析叠式共源共栅放大器构成,它的共模反馈电路是连续时间反馈电路。该运算放大器采用中芯国际0．35μmixed-signal CMOS工艺设计,运算放大器的直流增益可达到129dB,而单位增益频率为161MHz。     

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.     

一种新型的0．5V全差分运放的设计

提出一种新型的工作在0．5V电源电压下两级低压全差分运放,该运放结构是带有共模反馈的密勒补偿运放,拥有更强的抗噪声能力和共模电源电压抑制能力,带宽更大,提高了系统的稳定性。输入信号由晶体管的栅极加入,这点与传统的电路结构相吻合,并采用衬底自偏置解决了阈值电压对电源电压降低的限制,更易于实现。该运放结构是基于SMIC0．18μm标准CMOS工艺,HSpice仿真结果表明,这种结构的开环增益可以达到76dB,单位增益带宽150MHz。     

一种前馈型全摆幅恒跨导准恒增益CMOS运放设计

设计了一种适合在低电源电压下工作的前馈型输入级放大结构，在全摆幅的动态工作范围内，输入级跨导保持不变，采用负载电流补偿以保证增益近似恒定，输出采用前馈型AB类输结构，实现全摆幅输出。     

一种采用增益增强技术的全差分运放设计和实现

设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器.该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成.运算放大器采用chartered 0.35 μm CMOS工艺实现,仿真结果表明运放开环增益为106.8 dB,单位增益带宽为58 MHz,相位裕度为79°(负载Cload=1 pF).对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求.     

一种高增益高功耗效率全差分运算跨导放大器

基于一种新型低压降、高输出电阻镜像电流源,设计了一种高增益、高功耗效率全差分运算跨导放大器(OTA).该OTA基于0.18 μm CMOS工艺设计,电源电压为1.8V.在保证1.8VPP差分输出电压摆幅的前提下,获得了较高的直流电压增益.采用NMOS管差分对作为输入的套筒式结构.结果 表明,在2.3 mA偏置电流、2 ...     

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。     

一种高性能可编程增益运放电路设计

设计了一种应用于双电源系统的可编程增益运放电路。主要结构包括:偏置电路、控制缓冲电路、主运放电路以及增益控制电路。控制缓冲电路调节电路的工作状态,并且加入传输门模拟开关增加隔离度;偏置电路为控制缓冲电路提供恒定的电流,增强整个电路的稳定性;主运放电路为两级跨导差分结构,采用CSMC 0.5μm ST3000CMOS工艺进行设计,并对电路进行了仿真,其结果显示:开环增益为79 dB,增益带宽为130 MHz,相位裕度为78°,压摆率为756 V·μs~(-1)。基于这种高性能的运放电路,通过接入负反馈电阻分压来实现AV=1或AV=2的增益切换。     

一种全差分增益增强型运算放大器的设计

设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明：运放增益达到115 dB,单位增益带宽805 MHz,而功耗仅为10.5 mW,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线( Pipelined) ADC中。     

一种全差动增益增强型跨导运算放大器

设计了一种低电压全差动增益增强CMOS运算跨导放大器。主运放为一个P管输入的折叠式共源共栅结构,两个辅助运放被设计用来提升电路的输出阻抗和开环增益。主运放采用了一种改进的开关电容共模反馈电路,有更快的建立时间和更高的精度。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计,1.8 V电压供电,仿真结果表明,运算放大器的开环直流增益为92.2 dB,单位增益带宽可达504 MHz。     

单电源运放的偏置原因分析与偏置方法

运放是模拟电路中的核心元件,近些年来单电源运放因其正常工作时只需提供单路电源的独特优点而应用日益广泛。但是单电源运放的设计却比双电源运放复杂。因此对单电源运放偏置的原因进行了深入的研究,并分析比较了各种不同偏置方法的特点,从而为正确分析和设计单电源运放偏置电路提供依据。     

增益增强型CMOS运算放大器的自动优化算法

在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1°和0.2%建立时间为1.27 ns,同时说明此优化设计方法的有效性。     

低电压高速CMOS全差分运算放大器设计

设计了一种低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路,以实现在高稳定性下的高增益带宽、大输出摆幅。在Cadence环境下,基于TSMC 0.25μm CMOS标准工艺模型,对电路进行了spectre仿真。在2.5V电源电压下,驱动1pF负载时,开环增益71.6dB,单位增益带宽501MHz,功耗4.3mW。     

高性能全差分运算放大器设计

为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。     

Z轴完全差分电容式加速度传感器设计分析

设计了一种Z轴完全差分电容式加速度传感器,交错梳齿、两组对称可动梳齿通过挠性梁连接在固定衬底上,对称布局使结构稳定并解决了X和Y轴向对Z轴向加速度检测的耦合干扰。对传感器在敏感方向加速度作用下的偏转特性进行分析,给出了相关理论模型并对其求解。对传感器在非敏感方向加速度作用下的扭转变形进行分析,计算该扭转对Z轴检测产生的干扰与结构之间的关系。通过结构的优化设计,使传感器在设计的量程范围内达到最佳检测效果。利用ANSYS进行模拟分析,得到该传感器的灵敏度为0.31 fF/g,验证了本设计分析的合理性、可行性和精确性。