一种用于PFC的模拟乘法器设计

为了实现变频控制,产生一个与输入信号同频同相的电压信号,使输入电流跟随输入电压,设计了一种基于BCD工艺的模拟乘法器,并阐述了该电路设计的工作原理和结构.该乘法器应用于电流控制的功率因素校正电路,具有0～3 V的输入信号范围,采用上华0.6 μm BCD工艺设计,并用Cadence spectre仿真器进行仿真.仿真结果表明,输出波形是一个半正弦波,并且和输入同频同相,幅度达到1.2 V.     

一种高线性度低失真模拟乘法器的设计

基于吉尔伯特单元,设计了一款高线性度低失真模拟乘法器.通过在输入端加入一个电平移位器,使线性输入范围增大,并由一个跨导运算放大器给吉尔伯特单元提供尾电流,有效地改善了乘法器的线性特性.设计的电路基于UMC 0.6μm BCD工艺,采用HSPICE进行仿真验证.结果表明,该乘法器的线性输入范围可达±2 V,非线性误差和总谐波失真分别小于1%和0.3%,适用于要求输入范围大、非线性误差小及失真低的系统.     

一种用于THD优化的模拟乘法器设计

为有效地提高有源功率因数校正控制器(APFC)[1]性能,设计了一种用可控电流法实现,可应用于连续/临界型(CCM/DCM)升压(BOOST)模式APFC的模拟乘法器.该乘法器有较好的线性特性,线性范围达到0~3V,与传统方法相比,特别嵌入了总谐波失真(THD)优化电路,从而达到最优化输入电流THD,提高功率因数的目的.最后给出了具体的乘法器电路图和仿真结果.     

一种低压高线性CMOS模拟乘法器设计

提出了一种新颖的CMOS四象限模拟乘法器电路．该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现。它采用0．18μmCMOS工艺,使用HSPICE软件仿真。仿真结果显示,该乘法器电路在1．8V的电源电压下工作时,静态功耗可低至80μW,其线性输入范围达到±0．3V,-3dB带宽可达到1GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度。     

一种宽输入范围的Gillbert模拟乘法器设计

本文分析了基于CMOS工艺设计的Gillbert单元乘法器,改进了原有电路工作电压高的缺陷,使它能在更低的电源电压下工作,并在乘法器的输入级加入有源衰减电路,增大乘法器的输入范围。本文采用上华0.6μmCMOS工艺进行设计,并用Cadence Spectre仿真器对电路进行了仿真,得到3V电源电压下,输入范围为0～2V的模拟乘法器。     

一种高精度模拟乘法器的研究与设计

带宽、功耗与精度是衡量模拟乘法器性能的三个主要指标.目前采用浮栅晶体管等方法实现的低功耗、高带宽模拟乘法器的精度仅在1％左右,而利用传统Gilbert单元进行设计,其精度可达0.5％.本文针对模拟乘法器精度不够的问题,利用Gilbert单元设计了一种高精度模拟乘法器.首先利用反双曲正切函数电路对Gilbert单元的非线...     

用于减小总谐波失真的乘法器设计

模拟乘法器是实现有源功率因数校正(APFC)的关键模块电路.为了提高APFC电路的性能,在对目前一般芯片中普遍采用校正电路的THD(总谐波失真)较大,导致功率因数较低的原因进行分析研究的基础上,给出了一种高线性度的单像限模拟乘法器,该乘法器在经典的电路结构上加以改进,采用双极型和CMOS混合工艺设计,在德国XFAB工艺厂进行流片.仿真测试和流片结果表明,该乘法器消除了传统的APFC电路总谐波失真较大的缺陷,提高了功率因数,并且没有增加版图面积,具有较高性价比,适合嵌入在中小功率APFC芯片中使用.     

一种CMOS四象限模拟乘法器的设计

本文提出了一种CMOS四象限模拟乘法器。这种乘法器基于MOS晶体管的电流-电压平方关系,采用线性MOS跨导器、悬浮电压发生器和线性MOS电阻完成乘法运算。这种乘法器具有单端输出电压和较好的温度特性。文章比较详细地介绍了电路特点和工作原理,分析了电路的温度性能,并给出了SPICEⅡ的模拟结果。     

一种高性能的CMOS四象限模拟乘法器

本文介绍了一种带预处理电路的ＣＭＯＳ四象限模拟乘法器，对其预处理电路（有源衰减器及电平位移电路）和乘法器核心电路的非线性误差作了详细的讨论．设计采用３微米Ｎ阱硅栅ＣＭＯＳ工艺，并给出了电路的ＳＰＩＣＥ模拟结果．当电源电压为±５Ｖ时，功耗小于６．５ｍＷ，线性输入电压范围约为±４Ｖ；当输入电压范围限于±３Ｖ内时，总谐波失真和非线性误差均小于０．３３％，－３ｄＢ带宽为１３．０ＭＨｚ和２．２ＭＨｚ；当输入电压范围限于±２Ｖ内时，总谐波失真小于０．１８％，具有良好的性能．     

模拟乘法器的应用

介绍了模拟乘法器在混频器中的典型应用，它可提高电路的载波抑制比，扩展输入信号的线性动态范围，对不同型号的模拟乘法器的性能进行了对比。     

A current-mode analog multiplier/divider based on CCCDTA

A novel simple current-mode analog multiplier/divider, based on current-controlled current-differencing transconductance amplifier (CCCDTA), is presented. The proposed circuit employs only single CCCDTA without any external passive element requirement and it can work as multiplier and divider without changing its topology. In addition, the proposed circuit can work as gain-controllable current amplifier. The circuit performances are depicted through PSPICE simulations. The simulated results show that: for $\pm 1.5\mathrm{V}$ power supply, the total harmonic distortion is about 0.1%, the $-3\mathrm{dB}$ bandwidth is more than 26.94 MHz, maximum input range is about $100\mathrm{\mu }A$ and the output current is low sensitive to temperature variations.     

一种高线性度,宽动态范围的电流模乘法器/除法器

本文提出了一种高线性,宽动态范围的电流模乘法器/除法器(current mode multiplier/divider,CMM/D)。该CMM/D基于二极管的对数-反对数性质实现,因此能达到更宽的动态范围。其输出电流与温度、工艺参数无关,且电路采用高精度电流镜,因此能实现高线性。此外,该电路不需要为输入信号提供额外的偏置电流,节省了功耗。通过正确的选择输入输出端口,在不改变拓扑结构的前提下,该电路可以实现乘法,除法功能。本文提出的CMM/D采用0.25μm BCD 工艺实现,芯片面积为0.26×0.24mm₂。输入电流从0到200μA变化时,结果显示该CMM/D的最大静态误差为±1.8%, 总谐波失真为0.4%。     

基于MATLAB的有源功率因数校正器设计

APFC在小功率的特种开关电源系统中应用日益广泛,在许多特种电源系统中,如何结合整个控制系统设计满足要求的APFC已成为实际应用中必须面对的问题.本文简述了APFC的控制原理,给出了利用MATLAB进行电压环、电流环及前馈电压环节的设计校正过程,最后用SIMULINK建立了一个AFPC仿真电路,给出了仿真波形.     

Process and temperature robust voltage multiplier design for RF energy harvesting

Process and temperature invariant voltage multiplier performance has been examined. The analytical predictions of ripple voltage and frequency response are in good agreement with ADS simulation results. In addition, a threshold voltage compensation scheme is investigated to improve the output voltage sensitivity against process variations and temperature fluctuation. The threshold voltage compensation technique effectively reduces the temperature and process variability on the voltage multiplier performance.     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

有源功率因数校正技术原理及应用

介绍功率因数校正定义，原理及APFC控制方法，并进行实例分析。     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

集成模拟乘法器在通信中应用的仿真研究

介绍了MOTOROLA公司生产的集成模拟乘法器MC14 96的内部结构及静态偏置电压、电流的设置。同时对电路仿真软件Pspice 8.0做了简单介绍 ,并采用电路原理图的形式作为输入方式 ,对由MC14 96构成的抑制载波的双边带调幅电路和普通调幅电路进行了仿真分析。     

IR1150在有源功率因数校正电路中的应用

在开关电源中,加入有源功率因数校正电路,可使功率因数达到0.99以上,并把电源输入电流的波形失真减小到5%以下,大大减小开关电源对电网的污染。IR1150是有源功率因数校正电路专用控制器,其采用单周期控制原理,控制电路简单,易于设计、调试,可大大减小体积、降低成本。文中详细介绍了IR1150的内部电路,管脚排列及功能,还详细分析、设计出400 W的样机。     

A four-quadrant CMOS analog multiplier for analog neural networks

A four-quadrant CMOS analog multiplier is presented. The multiplier uses the square-law characteristic of an MOS transistor in saturation. Its major advantage over other four-quadrant multipliers is its combination of small area and low power consumption. In addition, unlike almost all other designs of four-quadrant multipliers, this design has single ended inputs so that the inputs do not need to be pre-processed before being fed to the multiplier, thus saving additional area. These properties make the multiplier very suitable for use in the implementation of artificial neural networks. The design was fabricated through MOSIS using the standard 2 μm CMOS process. Experimental results obtained from it are presented