基于虚拟可重构电路的演化硬件

针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件。VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关状态直接进行编码,以此减少自身的长度。实例证明了该方法的有效性。     

北斗系统伪随机码的硬件仿真与演化设计

作为国家战略空间基础设施,北斗卫星导航系统(BeiDou Navigation Satellite System,BDS)可以提供民用的标准定位服务和军用的精确定位服务,对我国的国防和经济建设意义重大。为研究BDS信号的产生机理和导航服务技术,在介绍伪随机码基本原理及BDS的 CB1I 码和CB2I码产生方法的基础上,基于FPGA硬件对该码生成器进行了硬件仿真实现;通过定义11位寄存器用来描述11级移位寄存器各级的状态,以此为基础生成了m序列,并最终生成了CB1I 码和CB2I码;通过Modelsim软件进行了仿真实验,下载至FPGA进行了硬件实现实验,验证了该生成电路能准确得到目的CB1I 码和CB2I码。设计了基于Nios II 和虚拟可重构(Virtual reconfigurable circuits,VRC)阵列的演化电路来实现该电路的方法,以可编程逻辑器件实现码生成电路,有助于对空间中BDS码生成器的抗干扰能力和自修复能力的研究。     

演化硬件技术及其在硬件设计中的应用

本文给出了基于演化算法和可编程逻辑器件的演化硬件的实现原理，并结合一个应用 实例加以说明，分析了该方法与传统的硬件设计方法相比的优越性，最后扼要介绍了演化硬件的研究方法以及它的应用现状和发展方向。     

演化硬件的容错模式研究

提出一种基于演化硬件的补偿容错模式,将被检对象和重构对象分离,以避免自重构容错模式可能对系统造成破坏的危险.该容错模式在不影响原电路工作的前提下,利用演化硬件的自适应特性,重构出相应的电路对出错电路进行输出补偿,从而达到容错的目的.实验表明,补偿容错模式能以少量的冗余代价换取更优的容错性能,并且修复时间比自重构容错模式短,有利于实时容错.     

基于进化算法的硬件演化基础研究

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性.介绍演化硬件的概念、基本原理和实现方法,指出目前研究存在的主要问题,给出进一步研究的设想与建议.     

模糊逻辑控制器的演化硬件实现

讨论在演化硬件（EHW）平台上实现模糊逻辑控制器的演化,模糊逻辑控制器是由一些if-the。规则的集合和具有模糊逻辑的输入输出语言术语特点的一些成员属性函数所构成,这里的演化硬件平台是指可编程模拟选择器阵列,通过遗传算法（GA）演化出的电路具有很强的自适应、自修复能力。     

硬件演化原理及实现方法研究

文章对基于Virtex系列FPGA的硬件外部演化技术进行了研究，对演化算法的流程进行了分析，介绍了演化硬件的概念、原理、JBits API软件以及Virtex器件结构。基于JBits软件，采用外部演化的方式对电路进行演化，并通过仿真实例证明了这种方法的有效性。     

用函数型可编程器件实现演化硬件

演化硬件通过演化的方法实现电路的功能，可看作是演化算法和可编程逻辑器件的有机结合，目前所面临的问题是化速度太慢，要解决此问题必须从算法和器件结构入手，本文提出函数型（树型结构函数）可编程器件作为演化硬件的结构提高了编码效率，加快了演化速度，实现了ＧＡＬ作为演化硬件结构不能实现的四位比较器。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题,并对演化数字电路、模拟电路的设计进行了分析,说明演化算法在电路自动设计中是切实有效的。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算，在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构，称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题，并对演化数字电路、模拟电路的设计进行了分析，说明演化算法在电路自动设计中是切实有效的。     

基于演化母板的通用演化硬件平台研究

作为一种新型的理论研究和实践技术,演化硬件(EHW)在机器学习、人工神经网络、自适应控制、信号处理与识别、容错系统和机器人等方面已经受到了广泛的重视。本文针对FPGA等商用可编程逻辑器件在演化硬件研究中出现的种种问题,提出一个基于演化母板的新型演化平台,并介绍了它的系统结构及工作原理。     

遗传算法及其进化硬件设计研究

遗传算法(Genetic Algorithms，GAs)是进化计算中的重要领域．也是人工智能迅速发展的重要领域，它是一类模拟自然进化过程和达尔文“适者生存”的算法。这一算法企图通过使用诸如交叉、变异等算子从先前的候选解中生成最佳解。进化硬件(Evolvable Hardware，EHW)则是受自然进化得到灵感、设计硬件系统的新型设计方法，它是进化计算技术和电子硬件结合的产物。本文给出GAs在计算机模型中的基本概念．讨论进化再配置硬件的设计，最后给出几个进化实验的例子。     

一种外部进化的函数级演化硬件

提出了一种函数级演化硬件的实现方案,这是一种间接演化的方法。它将电路分层表示,用有向图和树对电路结构及元素进行编码,运用遗传程序设计的思想演化构造实际电路,并且通过软件仿真来评价电路。也给出了数字电路仿真算法设计的具体描述。通过该方案构造了一个随机数发生器,并用Diehard测试程序对其随机性进行了测试。实验结果表明,用该方案构造大规模数字电路是可行的。     

A Scalable Approach to Evolvable Hardware

Evolvable Hardware (EHW) has been proposed as a new method for designing systems for complex real-world applications. However, so far, only relatively simple systems have been shown to be evolvable. In this paper, it is proposed that concepts from biology should be applied to EHW techniques to make EHW more applicable to solving complex problems. One such concept has led to the increased complexity scheme presented, where a system is evolved by evolving smaller sub-systems. Experiments with two different tasks illustrate that inclusion of this scheme substantially reduces the number of generations required for evolution. Further, for the prosthesis control task, the best performance is obtained by the novel approach. The best circuit evolved performs better than the best trained neural network.     

快速实现数字仿生电路设计的自适应遗传算法

采用演化硬件技术快速实现数字仿生电路的设计是演化硬件一个重要的研究方向;对演化算法的改进是提高演化速率和减少计算机计算负荷的重要方法;借鉴演化策略和模拟退火算法的思想以及Levi提出的HereBoy算法,提出了具有自适应能力的增强型演化算法;通过实验发现,该算法在演化相同的数字逻辑电路中,明显地提高了演化的速度,缩短了演化时间,提高了进化设计的速度、规模和优化程度.     

基于演化硬件的图像加密技术研究

本文将演化硬件和细胞自动机图像加密相结合,提出了一种将演化硬件应用到图像加密中的新技术。通过对基本逻辑电路的演化找出正确的加密规则(搜索密钥),继而采用反向迭代加密技术对图像进行加密和解密。演化硬件既可以作为搜索密钥工具,也可以作为规则表的逻辑电路,密钥更换时不需要更换硬件,增加了硬件的重用性,而且实现了密钥分散,使加密安全性得到了增强。实验证实了该技术的可行性,取得了良好的加密效果。     

进化硬件异构系统技术研究

针对传统同构系统对于共模干扰的影响容易引发并发故障问题,设计一种容错能力更强的异构冗余系统.从图论中得到启发,结合多目标遗传算法,给出异构系统设计的原理与流程,构造了异构度更高的冗余系统,从而增强了系统的容错性能.以D触发器作为设计实例,结果证明了基于多目标进化设计的异构电路所组成的异构系统具有更好的容错能力.     

基于演化硬件的容错系统设计技术研究

提出了一种基于演化硬件的N 模异构冗余容错系统设计方法．首先,改进了一种多目标进化算 法,利用改进的优化算法来设计多模冗余系统目标数字电路;然后,提出了多模数字电路设计的异构评价策 略,以用于N 模异构电路的优化设计;最后,将设计的异构数字电路用于组成N 模冗余容错系统,以提高容 错系统的可靠性．对单目标与多目标设计电路、同构与异构冗余电路的容错性能进行了理论分析和对比,给 出了异构电路评价方法和选择策略．以8 线—3 线编码器作为设计实例,实验结果证明了基于多目标进化设 计的异构电路所组成的容错系统具有更好的容错能力．