基于CPLD交流采样同步优化方法的设计与实现

介绍了一种应用于交流采样单元中的动态采样间隔调整法的设计与实现.首先,分析了交流采样中采用动态调整采样间隔法的工作原理及其产生误差的原因,在此基础上找出了采用该方法计算取整时所得余数与舍入法之间的规律,并指出该规律能够有效减小动态调整方法的运算量.最后给出了该方法的CPLD实现形式,简化了其实现过程的复杂度.现场运行结果表明,利用此法能有效地减小同步误差,提高测量精度.     

一种快速高精度的交流采样同步优化算法

分析了软件常规同步采样算法的误差原因并提出了一种交流采样同步优化算法。该算法在每个采样周期内 ,动态调整采样间隔。仿真实验发现了算法中采样间隔的补差规律 ,利用它能减小微处理器的运算量 ,加快系统运行速度。该算法用于GEA 2 0 0 0ARTU产品的结果表明 ,它能有效减小同步误差、提高测量精度及减少运算量 ,增强系统采样的实时性。     

数字化保护采样值接口模块设计与实现

数字化变电站中保护装置采样由自我控制的模拟数据（AD）采样转变为间接的通讯获取。分析了这种转变对保护采样值（SV）接口模块研发的新要求,建立了SV模型,分析了其映射实现并研究了采样及采样同步技术。最后对基于大型可编程逻辑器件（FPGA）及同步串口（SPORT）总线技术研制的SV单元模块软、硬件结构进行了设计说明,该模块可根据装置需要多重配置,适用于各种类型数字化保护。     

基于PCC的交流采样的设计与实现

交流采样是按一定规律对被测信号的瞬时值进行采样,再按一定算法进行数值处理,从而获得所需电量信息的测量方法,可省去电量变送器等硬件设备、减少装置的体积、用软件功能代替其硬件功能、降低了系统成本、提高了实时性、保证了对交流电参量的采集精度和稳定性。应用B&R的2005系列的IP161模块实现交流采样,介绍了硬件设计、工作原理及几项关键技术。     

交流采样同步方法的分析与改进

在周期电气信号的微机测量中普遍采用等间隔同步交流采样。采样时间间隔不均匀或采样周期与信号周期不同步，均会导致测量误差。该文对目前常用的硬件同步采样、软件同步采样和异步采样三种交流采样方式的同步方法进行分析，针对其同步误差的产生原因，提出了相应的消除或减小同步误差的改进方法。这些方法实现简单，应用范围广，给计算机增加的工作量小，能显著提高测量精度。对谐波测量的仿真结果和科研实践证实了这些方法的可行性和有效性。它们对交流电参量微机测量装置的软、硬件设计，具有指导和参考价值。     

GPS失步后时钟信号的CPLD实现方法

介绍一种在全球定位系统(GPS)失步时，由高精度恒温晶振驱动一个25位计数器计数，临时代替GPS发出时间信号的方法，由复杂可编程逻辑器件(CPLD)实现，并利用MAX PLUSⅡ开发环境对设计结果进行功能仿真。此系统已应用到自行设计的高速数据采集卡中。     

基于CPLD的数字交流伺服系统接口设计

为了解决伺服系统的接口电路结构复杂和可靠性低的问题,研究了一种基于CPLD的接口设计方法;通过对CPLD编程完成大量的逻辑电路设计,简化了接口电路。本设计在工程项目中得到应用,获得了较好的运行效果。     

基于CPLD的双级矩阵变换器研究与实现

提出了一种完全基于CPLD(复杂可编程逻辑器件)的双级矩阵变换器的实现方案.该方案摒弃了常规的采用DSP(数字信号处理器)计算占空比、CPLD进行调制的思路,将调制部分的占空比计算也完全集成到CPLD内部,同时采用了状态机输出整流逆变开关状态.实验结果表明了这种方案的可行性,为日后生产双级矩阵变换器的专业集成芯片及工业化打下了基础.     

有源电力滤波器中交流同步采样的实现

论述了有源电力滤波器的原理及采样电路在有源电力滤波器中的作用，有源电力滤波器中交流同步采样方案的确定，及其硬件和软件上的实现。     

基于CPLD的智能夹具设计

本文介绍了以EPM7256AETC144-10为核心的具有提示、报警和错误计数功能的智能夹具设计方法。该夹具已用于为提高电子产品电磁兼容性的生产实践中。它帮助生产操作人员严格按照规定的顺序安装屏蔽盖上的螺钉,从而改善了产品的性能。设计中使用VHDL语言和原理图2种方式编写程序,并采用MAXPLUSII软件进行编译、仿真。该夹具经过测试后性能比较稳定,较好地实现了生产过程中所需要的各项功能。     

基于同步采样方法的电导率测量系统设计

提出了基于同步采样方法的电导率测量系统的设计方案.系统采用双极性方波作为测量电导率的激励信号,并且实现了其幅度和频率均可调.数据采样采用同步采样方法,将待测电压和电流的峰峰值幅度转化为直流量,不仅提升了测量精度,同时简化了单片机内ADC对信号的处理.实验数据既可以通过液晶屏显示,也可在LabVIEW搭建的平台中显示和存储.利用本系统进行电导率测量实验,实验表明,当激励信号振幅较大时,测量误差超过可控范围,而较小的振幅有助于提升系统测量的准确性.     

基于DSP及CPLD的实时同步测量装置

介绍了新研制的一种同步测量装置的功能特点及硬件构成,详细论述了为减轻CPU的工作负担利用复杂可编程逻辑器件(CPLD)实现锁相、引入GPS时钟和生成采样脉冲等功能;同时利用CPLD丰富的I/O口及灵活的可编程性,通过软件编程实现各种逻辑器件的功能,从而减少了外部连接线的数量,提高了系统的可靠性和稳定性。利用数字信号处理器(DSP)实现控制和数学运算,DSP的混合编程技术不但充分发挥了其强大数字信号处理能力,而且缩短了装置开发周期。该装置可以满足电力系统对实时同步测量的要求,同时也可以应用于其它在线监测领域     

线路纵差保护同步采样基准端的自动确定方法

首先介绍了目前确定采样基准端的两种方法:人工设定和自动确定,然后提出了一种完全基于数据通道的采样基准端的自动确定方法,并详细介绍了该方法的具体实现。该方法物理意义明确,具有实现简单、可靠实用的特点,已经过保护装置的实际验证。     

基于TMS320F2812与AD73360实现多通道高速同步交流采样

提出采样系统的硬件采用AD73360型A/D转换器采集测量多路电压和电流信号;使用TMS320F2812 DSP芯片实现高速同步采样及电力参数在时域的计算;给出了AD73360和TMS320F2812的硬件接口电路.采样系统软件使用IQmath Library以实现浮点运算与定点程序代码的无缝接口,简化了程序开发,采用C语言编程,给出了主程序、多通道缓冲串行接口(McBSP)初始化过程等的流程图.论述了采样接收中断、电力参数的时域计算、时域采样数据处理等技术.通过测试验证了设计方案的适用性和正确性.     

双速率同步采样法在谐波间谐波测量中的应用

非同步采样是造成频谱泄露和栅栏效应的根本原因,而频谱泄露和栅栏效应是影响 DFT变换谐波测量精度的主要原因。因此采样方法的准确性至关重要。针对传统采样法上存在的误差问题。为此,本文提出了一种改进后的的双速率同步采样法,该方法在使用传统的采样间隔补偿方法抑制周期信号产生的周期误差后,对补偿后残留下来的误差进行分析,比较残留误差与定时器分辨率Td的大小关系,从而做进一步的补偿,再用均根方值算法进行处理,这样就更有效的减小了误差。最后,仿真结果验证了本文所提方法的有效性。     

合并单元采样同步的一种实现方法

结合数字化变电站工程应用现状对采样同步相关的问题、实现方法和应用需求进行了分析和总结。提出了基于路径延时法的合并单元采样同步实现方法,采用该方法设计的合并单元输出数据报文既包含采样计数值也包含采样额定延时时间。     

基于CPLD设计的高速机械传动误差采集模块

介绍了基于信号细分理论的机械传动误差采集模块部分的实现原理。给出了传动误差测量系统的整体设计,包括前置整形放大电路、误差采集模块及FIFO数据缓冲器、USB2.0传输模块、PC机等。基于CPLD芯片EPM7512AETC144设计了误差采集模块,描述了其组成部分(控制命令寄存器组、可控分频器、FIFO控制器、相差产生电路、全脉冲计数器、相差计数器等),并通过时序仿真验证了CPLD设计的正确性。该CPLD可再编程的特性方便了后续开发对采集模块的升级。     

基于PC104和DSP的交流电量同步采集系统

设计了基于PC104工控机和DSP的交流电量同步采集系统,异地交流电量同步采集由1台PC机和分布在各处的交流电量同步采集系统和GPS接收器来实现.PC104为系统主机,主要负责数据的接收与处理、人机接口等功能:DSP为从机,主要完成电压/电流相量信号的同步采集、滤波及与PC104的通信等功能;PC104和DSP之间通过双口RAM实现高速通信和资源共享.DSP通过CPLD将GPS系统提供的秒脉冲信号转化为同步采样信号,控制不同地点同步采集系统的A/D转换器同时开始采样,实现了交流电量的异地同步采集.该系统的实验样机在动态模拟实验室中已成功应用.     

一种基于CPLD的串行码发生器设计

介绍了一种固定信号格式的并串转换电路设计,利用VHDL语言对一片复杂可编程逻辑器件（CPLD）进行编程,实现特定的串行码的输出。完成了电路原理图的设计和VHDL代码的编写,并在QuartusⅡ开发软件上实现了功能仿真和时序仿真,将程序配置到目标器件中进行验证,可以实现预定功能。