快速小波变换，循环卷积和数论变换

证明了二维Ｍａｌｌａｔ分解算法可通过二维循环卷积来计算，从而快速计算循环卷积的方法，如快速论变换，ＦＦＴ等，均可用来实现二维Ｍａｌｌａｔ分解算法。这也就提供了快速小波变换的一个新算法。作者分别比较了直接用二维Ｍａｌｌａｔ分解算法和ＦＮＴＴ实现二维Ｍａｌｌａｔ分解算法 法和加法运算的次数，分析表明，在通常情况下，亲 法的中法次数均会少一些，并在微ＰＣ／５８６上用ＦＮＴＴ通过二维Ｍａｌａｔ分解法对一个     

基于Fourier变换离散化的连续小波变换频域算法

对于固定的尺度,小波变换是待分析信号与小波基函数的线性卷积。当小波基函数的Fourier变换有显式表达式时,利用其Fourier变换进行线性卷积称为小波变换的频域计算方法。由于线性卷积的长度大于信号的长度,因此,选取线性卷积中的哪一部分作为小波变换的系数也是一个亟需回答的问题。本文利用Fourier变换的离散化和离散Fourier变换的关系由小波变换时域算法推导了小波变换频域算法,证明了时域算法与频域算法的等价性;解释了这两种方法分别应该选取线性卷积中的哪一部分作为小波变换的系数;分析了频域算法产生边界效应的原因;给出了频域算法中参数的选取方法,以便克服边界效应。时间复杂度分析以及数值实验均表明了频域算法至少比时域算法减少了1/3的运行时间。     

基于离散小波变换的数字水印算法研究

数字水印技术就是将具有特定意义的水印,如图像、数字、随机序列等嵌入到媒体数字中以保护或认证产品。基于离散小波变换(DWT)的水印算法将原来的图像分割成很多频段图像,变换后的图像能够适应人眼的视觉特性并且使得水印的嵌入和检测可分为多个层次进行。为了在水印的不可察觉性和鲁棒性之间达到良好的折衷,选择中频子图来嵌入水印。仿真结果表明该算法具有较好的鲁棒性,能够抵抗常规的图像压缩和噪声等攻击。     

基于离散小波变换和离散余弦变换的盲水印算法

数字水印技术是数字作品版权保护的重要手段,本文提出了一种基于离散小波变换和离散余弦变换的数字图像盲水印算法：首先对原始图像进行小波分解,然后对得到的两块中频系数按88分块做余弦变换并在得到的交流系数中嵌入水印.实验结果表明,该方法能够较好的抵抗一些常见的图像处理方法,具有较强的鲁棒性,同时也具有较好的不可见性.     

一种基于离散小波变换的自适应滤波新算法

将小波变换、变换域自适应算法和变步长自适应算法相结合，得出了一种基于离散小波变换的自适应滤波新算法(NDWT-LMS)，该算法可以有效地降低输入信号的自相关程度，克服固定步长因子所导致算法在快的收敛速度和较低的稳态误差之间存在的矛盾。计算机仿真结果表明该算法与LMS算法相比具有更快的收敛速度和更小的失调噪声，可以很好地应用于自适应系统中。     

一种基于离散傅里叶变换的小波变换的快速算法

小波理论中的多分辨率分析和Mallat算法近年来已在数字信号处理中得到了广泛的应用．但如果直接按照上述算法计算信号的小波分解和重构,其计算量将是很大的．通过对离散傅里叶变换及Mallat算法原理的分析,针对离散小波变换算法结构特征,对其结构进行了重组,在此基础上利用快速傅里叶变换,提出了一种快速离散小波变换算法,并从理论上进行了分析和论证;与直接算法相比,可有效降低运算量．     

快速小波变换与卷积型积分算子

主要讨论了建立在二维Mallat算法基础上的快速小波变换。对于卷积型积分算子，可将运算量由原来的O（N^2）减少至0（N）。     

基于提升算法的二维离散小波变换VLSI设计

本文研究了提升格式的二维离散小波变换在硬件实现中遇到的问题,以提高运算速度、节省硬件资源、保证运算准确性及稳定性为原则,提出了一种有效的二维离散小波变换的VLSI结构,该结构采用了时分复用技术优化结构设计,实现了高、低频分量的交替输出。     

基于离散小波变换的音频数字水印算法研究

本文针对现有音频数字水印技术和小波变换思想,提出基于离散小波变换的音频数字水印方案和一种基于小波变换的音频数字水印的隐藏和检测算法、基于信噪比确定伸缩因子α的自适应加性音频水印算法。     

离散小波变换的探讨

在Ｍａｌｌａｔ的基础上，讨论了从连续小波变换到离散小波变换的过程，得出离散过程要受诸多因素的限制，其中信号ｆ（ｔ）的离散同样必须满足Ｎｙｑｕｉｓｔ抽样定理。     

快速3D DWT核心算法的VLSI并行化设计

通过深入研究三维离散小波变换(3D DWT)核心算法,将其分解为3个一维的小波变换(1D DWT). 在完成3D DWT软件实现的基础上,提出了一种并行化设计的VLSI结构,由3个片上双口RAM存储中间结果并进行矩阵转置,建立了3个1D DWT组成的流水化模型,设计中利用有限状态机(FSM)控制流程. 仿真实验证明,设计方法正确有效,处理速度比串行方式提高约66%,工作频率达59MHz,可满足视频编码器的实时性要求.     

基于 IP 核的嵌入式8051 VHDL设计及FPGA实现

通过IP核的重用和外围电路的VHDL设计，采用高层综合的方法设计出与MCS－51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果。该芯片的设计对于各川嵌入式系统（ES）和片上系统（SOC）的应用具有重要意义。     

基于FPGA的视频转换器的设计及其IP核实现

视频格式转换是视频图像处理领域中的研究热点.针对某航空研究所的实际需要,基于FPGA技术设计开发了一套通用视频转换器.该转换器可将PAL制模拟视频信号转换为XGA格式的LVDS信号.在Quartus II 9.0开发环境中,运用硬件描述语言Verilog HDL实现各个子模块功能,并将去隔行和帧频提升两个功能模块设计成IP核的形式.通过仿真和实验验证,系统达到了设计要求,实现了在复杂电磁环境下视频图像的实时、高质量传输.     

基于IP Core的数字电路综合实验

目前IP core以及IP core的运用是行业技术发展的一大趋势。对EDA技术实验教学中的IP core的综合运用进行了探讨。所给出的例子都是利用Xilinx的ISE软件,在其FPGA（SPARTAN3A and SPARTAN3AN系列）芯片上实现了的。文中所讨论的基本要点,对初学者如何理解设计重用和运用IP core来进行综合型实验设计是有所帮助的。     

基于FPGA自适应高速RS编译码器的IP核设计

针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器，该编译码器采用Euclid算法实现译码，编译码过程采用流水线结构提高速率，整个设计使用VHDL语言描述，并在Xilinx公司的Virtex系列上实现验证。     

基于FPGA自适应高速RS编译码器的IP核设计

针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器<该编译码器采用Euclid 算法实现译码,编译码过程采用流水线结构提高速率。整个设计使用VHDL语言描述，并在Xilinx公司 的Virtex系列上实现验证。     

数据采集接口ADC_USBIP核的设计和验证

USB接口以其速度快、功耗低、使用方便,为PC外设的数据采集设备提供了很好的支持。ADC_USB IP核是为了实现数据采集器AD与PC之间高效传输数据以及控制而设计的。介绍了USB总线协议和通信原理,重点阐述了ADC_USB IP核关键模块的设计和验证,对USB协议的数据流、传输等进行了深入的分析,用Verilog HDL对IP核RTL级代码进行了编写,在Quartus软件平台上进行了FPGA综合,并在FPGA开发板上调试成功。     

一种可重构的离散和连续小波变换结构

提出了一种基于提升算法的连续和离散统一的小波变换算法，给出可重构的计算结构，包括可重构的提升节点阵列和地址发生器．为了验证该结构的正确性，在现场可编程门阵列平台上测试了离散的二维5/3和9／7变换（JPEG2000标准中采用）及连续的二维Hart变换，结果证明该设计具有普遍的兼容性．     

基于DSP的2维离散小波变换快速实现

小波域的图像处理技术已经广泛应用于各种领域,但2维离散小波变换的实现通常需要耗费大量时间和存储空间,在许多实时环境中,极大地降低了系统的效率和性能。为了充分利用计算资源文中利用数字信号处理器TMS320C6416T双向循环寻址和流水线技术的硬件特性,给出一种高速实现的方案。实验结果表明,卷积模式下的离散小波变换的快速实现能够满足实时处理的要求,并为今后的研究指明了应用前景。     

二维5/3小波变换的结构设计与FPGA实现

给出了一种二维5／3小波变换的结构设计与FPGA实现的方法．采用提升的方法完成了一维结构的设计，能够有效地提高系统的数据处理能力．二维结构采用直接的行列分离变换方式，通过增加一个较小的内部RAM单元有效减少系统的控制复杂度．用可综合的Verilog硬件描述语言完成了对设计的描述．并在Quartus Ⅱ软什下进行了功能仿真和逻辑综合，以及综合后的时序仿真．通过硬件仿真结果与采用Matlab的软件仿真结果验证了设计的正确性．实验结果表明：该设计方案具有控制简单和较低的硬件资源需求的优点．