片上网络通信中过热点的弱化方法

提出一种能够弱化片上网络通信过程中过热点的方法。过热点会导致通信延时和router的功耗增大,在NoC中需要尽可能的减少过热点的出现。通过增加通信量较大的IP核所连接的router数目和设计新的通信路由算法减少过热点的发生。在4×4Mesh结构上仿真了所提Ⅲ的方案,统计了数据传输延时和单个router的最大交换次数。实验结果表明,这种方法能够有效的减小数据传输延时和片上router的平均功耗,并且能够有效的降低NoC中过热点出现的可能性。     

基于随机路由的高性能片上路由器设计与仿真

片上网络作为片上系统的互联机制,解决了多核芯片扩展性、时钟同步等方面的问题。高性能片上路由器作为片上网络的核心结构,已经成为一个重要的研究课题。提出了一种基于随机路由的高性能片上路由器的设计结构,实现了虚通道技术、随机路由算法、信元反馈机制。使用Verilog完成设计,通过Modelsim软件仿真后可以证明,该路由器能够正常运行,并满足功能和时序要求,同时,使用该片上路由器的片上网络的吞吐量和平均延迟性能较好。     

基于SystemC的三维片上网络仿真器设计

多处理器片上系统对通信带宽的要求与日俱增,结合三维集成电路和片上网络的优点,三维片上网络(3DNoC)被提出以满足高性能、多功能、缩小芯片面积等设计要求。为了在设计初期进行系统的性能仿真,建立1个周期精确的可配置仿真器显得尤为重要。基于SystemC环境设计了1个系统级三维片上网络仿真器,该仿真器包括处理器模块、存储器模块和互联结构模块,并且支持并行程序在仿真器上运行,能够在设计初期对加载了应用程序后的系统性能进行仿真。使用该仿真器,可以进行三维片上网络的互联结构,路由算法和程序运行性能等方面的探索和研究。     

支持内嵌IP芯核测试的片上网络路由器技术研究

微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取。对于基于片上网络的微系统芯片,可复用片上网络测试内嵌IP芯核,提出了支持内嵌IP芯核测试的片上网络路由器结构,分析讨论了测试模式下的无拥塞路由算法,片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络,建立了片上网络测试平台,可用于分析被测芯核的测试时间和路由/交换算法。最后,使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。     

基于关键IP核加固的片上网络容错机制

片上网络中的路由器故障将导致与其相连的IP核不能通信,严重影响了片上网络的性能.因此提出一种基于片上网络2D-mesh结构的容错机制,通过将关键IP核的资源网络接口与相邻节点的资源网络接口相连进行IP核的加固,在每个路由器的各个端口中配置邻居节点状态寄存器标示邻居节点的好坏,在路由计算时通过检查寄存器绕过故障路由器,同...     

基于故障感知容错路由算法的可重构架构设计

当路由器发生永久性故障时会影响网络的通信性能,现有的容错方法大多都是采用重路由策略,绕行路径的不确定性不仅会带来较长的绕行延迟甚至故障节点周围形成热点导致死锁。针对二维网状网络中的各种故障情况,设计了一种新的路由器架构——DRRA,通过添加的组件将不同的输入端口和输出端口连接起来,并定义了3种不同的具体连接方式,当数据包遇到故障节点时,会根据具体故障位置及路由信息选择合适方式直接绕过该故障节点,保证网络的连接性。实验结果表明,本文所提出的方案与其他容错方案性比不会产生过多的硬件开销,并且在网络存在多个故障节点的情况下保持良好的性能和可靠性。在热点流量模式下,本文提出的方案与ReRS方案相比可以降低57.4%的平均数据包传输延迟,与MiCoF相比可以降低38.9%的平均数据包传输延迟。     

片上网络互联的划分测试

在伪穷举测试的基础上,提出了一种片上网络互联的划分测试。将片上的资源（主要是路由器和通道）按一定的方法划分为4个区,然后采用伪穷举测试的方法分别对每个分区进行测试。实验证明,随着芯片规模的增大,本方法比伪穷举测试减少了测试时间和测试包数,降低了测试功耗,缩小了片上报错的范围。另外,本文还在划分测试的基础上提出了一种错误定位的方法,可以将出错的路由器或通道定位到出错分区的具体位置。     

层次型结构片上网络测试方法研究

使用HDL硬件描述语言建模了在FPGA芯片中可综合实现的二维网状片上网络,在此基础上建立了片上网络测试平台。提出了一种新颖的基于全扫描和逻辑内建自测试的层次型结构片上网络测试方法,论述了层次型结构和非层次型结构SoC芯片测试方法的差异,给出了与IEEEStd.1500标准兼容的测试壳设计,测试响应特征分析使用空间和时间数据压缩技术。实验结果显示本文所提出测试方法能有效地减少测试时间和测试数据量,从而降低了整体测试成本。该方法适用于不同类型的片上网络。     

三维片上网络TSV复用容错策略

三维片上网络结合了垂直互连技术所带来的优势和片上网络所具有的可扩展性的优点,大大提高了系统的性能,降低了功耗.但目前的制造工艺使得用于垂直互连的硅通孔(TSV)的产品良率仍然较低,严重影响三维片上网络系统通信的可靠性.以往处理TSV硬故障一般是通过添加一定数目的冗余链路来达到容错的目的,但这种方法会带来较大的面积和功耗的开销,并且只能处理数量有限的TSV故障.不添加冗余链路,通过对故障链路中功能良好TSV的复用,将数据微片多次传输,达到容TSV硬故障的目的.通过添加ECC编码解码模块来达到容瞬时故障的目的.实验分析表明,该设计方案在保证系统可靠性的基础上还具有较高的吞吐量与较低的延时.     

Torus拓扑结构的双端口NoC模型与性能分析

为了充分利用片上网络的并行通信能力,挖掘网络带宽利用率,设计了一种高性能的双端口片上网络。该网络中每个路由节点提供两个本地端口,每个资源节点采用对角线的方式接入到网络中两个路由节点上,并针对这种接入结构提出一种目的节点切换方法用于提高网络的并行通信能力。同时,为进一步提高新路由结构的性能,将双端口路由节点引入Torus结构,构造了基于Torus的双端口网络的模型,并对其进行性能评估。实验结果表明,基于Torus结构的对角线双端口NoC在单目事物实验中较单端口网络平均吞吐量和平均包延迟最大改善了83.3%和55.9%,在双目事物实验中较同一维序双端口网络平均吞吐量和平均包延迟最大改善了91.1%和54.3%。     

大兴安岭电业局微机网络综合管理信息系统网络方案的设计

通过大兴安岭电业局各组成机构职能及地理分布的分析，给出了大兴安岭电业局微机网络综合管理信息系统网络拓扑结构、网络操作系统及开发工具和选择方案，并对这套方案的特点及可行性做了分析。     

片上系统设计中可测性设计的安备性

随着片上系统的日益复杂，在设计流程中解决可测性问题是至关重要的。本文阐述了DFT中的一些新方法以解决此问题。     

支持多播路径传输的片上网络并行测试方法

针对基于NoC互连方式,具有多播路径传输功能的多核系统芯片,提出多播路径测试方法（Multicast paths testing method,MPTM）。首先,提出同构核的测试访问路径生成（test access path generation,TAPG）算法,消除路径死锁。其次,提出了支持片上响应比较的多播测试机制。最后,利用NoC中的虚通道设计,优化多条测试访问路径组合。实验结果表明,本方法比串行测试方法至少减少85%的测试时间;随着网络规模的扩大,效果更好。实验证明,同构核的集中分布也有利于进一步减少测试时间。     

单片有源上变频器的设计和测量

变频器是雷达接收机中关键器件,对整个雷达系统的性能有着直接的影响。本文采用GaAs PHEMT工艺开发了S波段单片有源上变频器,介绍了应用ADS软件设计上变频器的设计流程和仿真方法,论述了单片上变频器测试系统的组成和功能,介绍了矢量网络分析仪E8362B的测量原理和校准方法,论述了采用矢量网络分析仪测试变频器件的方法,详细分析了基于VB的测试系统硬件和软件的设计,仪器程控的实现方法和测试数据的处理。最后给出了主要测试结果。     

光片上网络MRR故障检测方法研究

光片上网络(photonic network-on-chip,PNoC)是下一代片上网络互联的趋势和典范,MRR(microring resonator)是PNoC中的关键器件,然而由于制造缺陷,且MRR对温度波动高度敏感,MRR极易发生故障,如何检测MRR故障是十分重要并亟待解决的问题。针对该问题提出了一种基于故障检测图的MRR故障检测方法,将n端口的光路由器建模为完全加权有向图并且建立MRR故障模型,通过完全加权有向图与故障模拟,确定基于MRR故障模型和故障检测图的故障检测方法。实验结果证明,在单故障和双故障模拟下,该方法均能够获得满意的故障覆盖率。     

伺服控制片上系统研究的几个关键问题

伺服控制片上系统研究的关键问题包括基础算法和控制策略的硬件逻辑模型、位置与速度测量系统的硬件逻辑模型、各种控制接口和协议的硬件逻辑模型、嵌入式微处理器以及系统级集成技术等问题。本文对这些问题进行详细阐述。     

面向NoC多核芯片组的任务映射算法

片上网络（Network On Chip,NoC）是一种高效的片上互连技术。由于NoC的数据通讯具有并发、分离的特性,因此可以方便的在板级集成多块NoC多核芯片协同工作,构成NoC多核芯片组,快速提供更强大的处理能力。板级通讯的数据链路带宽远小于芯片内的带宽,因此必须尽力减小芯片间的数据通讯量。针对这一问题,提出一种面向NoC多核芯片组的任务映射算法。实验表明,该算法可以使芯片间的数据通讯量比初始映射降低24%,能显著提高系统性能。     

基于片上可编程系统的变频逆变电源设计与实现

利用Altera公司的Cyclone III系列现场可编程门阵列(field programmable gate array,FPGA),基于片上可编程系统(system on a programmable chip,SOPC)技术对变频逆变电源进行设计与开发。建立了系统数学模型,设计了相关控制策略,实现了硬件电路和系统软件的设计,并给出了Nios II处理器的相关配置。采用Matlab/Simulink对系统进行了仿真分析,并搭建了实验平台,实现了逆变电源的输出电压频率在5~50 Hz内连续可调,验证了本系统设计的有效性、可行性。利用高集成度的FPGA,采用SOPC技术实现系统设计,简化了控制系统结构,并可实现多种高速算法,具有较高的性价比。     

无线传感器网络路由技术研究与应用

无线传感器网络综合传感器、嵌入式计算、现代网络、无线通信、分布式信息处理等技术,可以在长期无人值守的状态下工作,在许多领域有极其广泛的研究和应用价值.文章对无线传感器网络路由技术进行了研究,提出基于聚类的网络结构以及SCESR路由算法,并将其应用于电力系统监控.     

基于片上系统的可配置微机保护硬件平台设计与实现

片上系统(SOC)的设计是以模块复用和软硬件协同设计为基础，基于平台的设计则以新产品开发中尽量减少模块的重新设计并尽量少增加新的模块为出发点。文中提出了基于SOC的可配置微机保护硬件平台的设计方法和具体实现，该平台由FPGA和微处理器以及相关接口构成。由于FPGA有可重复编程的特点，不仅芯片中的保护算法、通信模块等可以重新配置，构成SOC骨架结构的模块也可以重新配置。微处理器是F1ash结构，也支持在线修改，因此该平台的应用非常灵活，极大地缩短了新产品的开发周期。文中给出平台应用的3种典型配置方案，其应用领域涉及从基本的电流三段式保护到基于小波变换的变压器暂态保护等方法。