共查询到20条相似文献,搜索用时 203 毫秒
1.
双机热备系统的技术研究和具体实现 总被引:12,自引:0,他引:12
本文论述了双机热备对提高系统可靠性和可用性的重要作用,通过对实现双机热备系统的几个方案的比选,提出了在目前情况下采用双机冗余工作和信息同步的方式是较为可行的方式。同时,本文对如何实现系统的双机热备提出了具体方法和注意要点。 相似文献
2.
论述了FIFO存储器在光电数/模转换装置中的应用,以及存储器发展趋势。存储器是用来存储程序和数据的部件,对于计算机来说,有了存储器,才有记忆功能,才能保证正常工作。双端口FIFO存储器,可以让两个系统的CPU同时访问,一个写,一个读,访问数据顺序是先进先出。使双机系统同时工作,提高了系统计算速度。存储器是CPU与CPU、CPU与其他设备沟通的桥梁。 相似文献
3.
4.
针对现有的煤矿监控系统双机热备方案存在存储设备投资费用高、可靠性相对较差、主机中断后恢复数据算法复杂等缺点,设计了基于纯软件模式的双机热备数据同步软件,该软件依据煤矿监控系统的实际应用情况,将监控数据同步功能从双机热备系统中独立出来,形成一个独立的软件,降低了双机热备同步算法和同步内容的复杂度,提高了双机热备的可靠性。 相似文献
5.
6.
实时系统双机热备份技术研究 总被引:1,自引:0,他引:1
程艳芬 《计算机光盘软件与应用》2011,(2)
在军事、工业控制以及电子商务系统中存在着大量的高可用、强实时应用.在这些应用中,采用双机热备份系统具有较高的性能价格比.如何保证双机系统的强实时性、高可用度和服务"不断流",是其中的关键技术难题.文中着重论述了主备选择、故障检测、双机同步和双机切换中的关键问题.在理论的指导下,给出了实现策略和实际测试数据.测试数据表明本方案完全满足系统的要求,并且在具体工程实践中得到了应用,取得了明显的效果. 相似文献
7.
TMS320VC5509在线烧写Flash并自举启动方法研究 总被引:1,自引:0,他引:1
为了解决TMS320VC55X系列DSP系统程序代码的保存问题,设计了一种利用JTAG接口,在线烧写Flash并实现自举启动的方法。这种在线编程的方法利用并行外部存储器加载(EMIF)接口将TMS320VC5509和Flash芯片相连接,通过搬移程序将应用程序的已初始化段按照C55X系列DSP引导表格式烧写进外部扩展的Flash存储器中,从而实现自举启动。该方法为DSP系统的软件维护和升级带来了方便,具有实际的应用价值。 相似文献
8.
9.
本文以两台8086CPU为主机和备机,提出一种双机并行工作,热备份切换的双机容错系统设计方案,并着重讨论了该系统实现比较检测、同步等待、程序卷回、自检等硬件和软件容错技术。 相似文献
10.
实时数据库系统双机热备机制设计与实现 总被引:1,自引:0,他引:1
双机热备计算机系统可实现高任务可靠性,广泛应用于电力系统.针对实时数据库系统提出了一种新颖的双机热备设计技术,基于系统及资源状态检测与监控、双机状态一致性同步、网络通信协议、主备切换机制、数据镜像服务等关键技术实现了模块设计.主控模块对主备服务器工作状态进行仲裁与检测,网络通信模块检测服务器故障,切换控制模块实时响应服务器故障进行切换,配置模块对双机信息进行设置,保证了系统高可靠性持续运行. 相似文献
11.
分布式计算环境中计算机间高可靠、高精确的协同工作,时间同步是关键和基本的问题。基于ORBUS时间系统提出的应用NTP/SNTP协议的网络时间同步组织方式,能够有效减少跨网段时间同步节点数,降低网络开销。通过深刻分析和比较NTP和SNTP协议的网络时间同步方式,论证了在小型局域网中,SNTP协议的同步方式具有高精度、高性能的特点;NTP协议的同步方式更加适用于复杂的分布式网络中,以高精度和高稳定度进行网络时间同步。因此应用NTP/SNTP协议的网络时间同步组织方式对任何一种复杂的分布式网络可以得到很好的解决。 相似文献
12.
Marcelo Lobosco Orlando Loques Claudio L. de Amorim 《Concurrency and Computation》2008,20(13):1509-1538
Distributed Java virtual machine (dJVM) systems enable concurrent Java applications to transparently run on clusters of commodity computers. This is achieved by supporting Java's shared‐memory model over multiple JVMs distributed across the cluster's computer nodes. In this work, we describe and evaluate selective dynamic diffing and lazy home allocation, two new runtime techniques that enable dJVMs to efficiently support memory sharing across the cluster. Specifically, the two proposed techniques can contribute to reduce the overheads due to message traffic, extra memory space, and high latency of remote memory accesses that such dJVM systems require for implementing their memory‐coherence protocol either in isolation or in combination. In order to evaluate the performance‐related benefits of dynamic diffing and lazy home allocation, we implemented both techniques in Cooperative JVM (CoJVM), a basic dJVM system we developed in previous work. In subsequent work, we carried out performance comparisons between the basic CoJVM and modified CoJVM versions for five representative concurrent Java applications (matrix multiply, LU, Radix, fast Fourier transform, and SOR) using our proposed techniques. Our experimental results showed that dynamic diffing and lazy home allocation significantly reduced memory sharing overheads. The reduction resulted in considerable gains in CoJVM system's performance, ranging from 9% up to 20%, in four out of the five applications, with resulting speedups varying from 6.5 up to 8.1 for an 8‐node cluster of computers. Copyright © 2007 John Wiley & Sons, Ltd. 相似文献
13.
14.
Vason P. Srini Tam M. Nguyen Darren R. Busing Mike J. Carlton Bruce K. Holmer Georges E. Smine Alvin M. Despain 《Journal of Systems Integration》1997,7(2):151-178
Aquarius-II is a cache coherent multiprocessor system designed for the parallel execution of Prolog programs. It contains two tiers of memory: synchronization memory and high bandwidth (HB) memory. The synchronization memory consists of snooping caches connected to a bus and is used to store rendezvous points, synchronization bits, synchronization variables such as locks and semaphores and most of the write shared data. The HB memory is used to store the bulk of the application program code and data. It contains caches and an inexpensive VLSI chip based crossbar interconnection network to memory. The caches connected to the crossbar do not have full snooping capability. The architecture is evaluated by a full simulation of parallel execution of Prolog programs on Aquarius-II. The design details of the components of the architecture and simulation results are presented. Simulation results indicate that the two tier memory system significantly reduces memory interference and speeds up synchronization when compared to a single bus multi. This shared memory multiprocesor architecture has the potential to support other parallel programming paradigms. 相似文献
15.
基于Petri网的分布式多媒体同步模型研究 总被引:3,自引:0,他引:3
Petri网作为一种描述系统行为的形式化工具,在各类多媒体系统中有着较多的应用,尤其擅长于描述多媒体的同步问题,出现了诸如OCPN(对象组合Petri网)等多媒体同步模型,然而,这些模型却不足以处理分布式环境中的多媒体同步问题。本文提出了一种新的扩充Petri网模型并分析了其模型化的能力和性质,利用该模型可以较好地解决分布式环境中的多媒体同步问题。 相似文献
16.
17.
随首航空发动机控制技术的发展,全权限数字电子控制(FADEC)系统的可靠性设计变得越来越重要;在FADEC系统中,同步设计对于提高航空发动机全权限数字式电子控制器的可靠性具有重要的意义;为了解决如何在FADEC系统中实现双机时钟缓同步设计,简要的分析了应注意的问题;随限介绍了设计中采取软硬件相结合来同步两计算机实时时钟的基本方法,在实践中证明了该方法是行之有效的。 相似文献
18.
韩林琳 《计算机光盘软件与应用》2011,(15)
在信息技术高速发展的时代,办公自动化这个概念已经深入人心。电子计算机和信息技术的完美融合促进了信息技术的发展,办公自动化也就得到了进一步的发展。各种各样的信息系统使行政单位和政府机关部门的工作有序而高效。土地信息系统就在土地管理部门得到了广泛的应用使得土地信息化变成可能。而土地管理信息化的数据采集与管理是一个值得深入探讨的命题。 相似文献
19.
根据航天实时图象处理的需求,本文设计了一种基于MPP技术的主从式并行计算机系统,主要介绍主从机通过共享数据存储器的通信方式和互斥工作方式。遵从实时性、可靠性、高精度原则,该系统采用了程序和数据分开存储的组织结构。 相似文献
20.
Qi Lin 《计算机科学技术学报》1986,1(1):26-34
This paper discusses the inherent parallelism limits on several applications for vector computers, the parallel capabilities of several architectures and two ways (traditional instruction control flow and data control flow) by which the capabilities can be used. Then a scheme for a pipelined vector processor of multi-processing units is presented. The basic system structure and its function on highly sparse vector processing are described. A vector cache system and a distributed main memory are also considered, which are intended to sustain extremely high access rates for the processor. A microprocessor based vector processor is constructed, which can simulate the high performance version of the processor. 相似文献