共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
MAX406是美国MAXIM公司生产的低压、微功耗精密运放,是现今唯一能以1μA供电电流工作的运算放大器。该器件以其超低功耗的性能在医疗仪器、传感器领域中获得广泛应用。本文介绍MAX406的性能、参数,并给出了应用电路实例。 相似文献
3.
4.
一种低压低功耗CMOS ULSI运算放大器单元 总被引:1,自引:1,他引:0
基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1~1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。 相似文献
5.
采用TSMC 0.18μm CMOS工艺,设计了一种低电压、低功耗跨导运算放大器。基于BSIM3V3.1Spice模型,采用Hspice对整个电路进行仿真。在±0.75V电源电压下,电路的直流开环增益达到83dB,相位裕度为63°,功耗为14μW。采用一种应用于低电源电压、低功耗的基准电路,不仅可为运放提供稳定的偏置电流,而且进一步降低了电路的总体功耗。 相似文献
6.
本文描述一个基于0.25μm CMOS工艺的、低功耗的13b,15MS/s流水线ADC的设计。为了达到13b的转换精度,在电路设计中采用了电容误差平均技术和增益自举运算放大器;为了实现低功耗设计,在电路设计中综合采用了运算放大器共享、输入采样保持放大器消去、按比例缩小和动态比较器等技术。在考虑工艺实现中的非理想因素的条件下,对ADC电路进行晶体管级Monte-Carlo仿真,当ADC以15MHz的采样率对1.1MHz的正弦输入信号进行采样转换时,在其输出得到了80.8dBc的非杂散动态范围(SFDR),并且此时ADC模拟部分的功耗仅为10mW。结果表明:该ADC达到了13b15MS/S的设计性能,实现了低功耗的设计目标。 相似文献
7.
对于超高速集成运算放大器,如无特殊措施,无论是场效应型还是双极型超高速运放,原则上均不能同时获得低的失调电压和低的失调电流。各种旨在降低电路失调而对输入级所作的改进,大部分是针对双极型高速运放。但是这些改进措施要不是增大了工艺难度,就是改善了一个失调参数的同时又恶化了另一个失调参数。我们在分析了各种高速运放输入级输入失调的基础上,设计了一种新的低失调型双极输入级电路。理论分析及计算机电路模拟证实这 相似文献
8.
9.
CMOS电路的低功耗设计技术 总被引:3,自引:1,他引:2
CMOS集成电路随着规模和速度的迅速提高以及在便携式电子产品中的广泛应用,电路功耗已成人们关注的关键问题。本文重点叙述了降低CMOS电路功耗的主要途径和低功耗设计技巧。 相似文献
10.
运算放大器的性能对开关电容滤波器的影响 总被引:1,自引:0,他引:1
本文以开关电容滤波器的基本组成单元──开关电容积分器为基础,较为详细地论述了CMOS运放各主要参数指标对开关电容滤波器的影响。分析结论对数字通信编译码器JSC3057的测试和研制有一定的参考价值。 相似文献
11.
低功耗CMOS低噪声放大器的分析与设计 总被引:2,自引:0,他引:2
基于TSMC 0.18μm CMOS工艺,设计了一种低功耗约束下的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在共源晶体管的栅源间并联一个电容,以优化噪声;并引入一个电感,与级间寄生电容谐振,以提高增益;通过减小晶体管的尺寸,实现了低功耗。模拟结果表明,在2.45 GHz工作频率下,增益大于14 dB,噪声系数小于1 dB,直流功耗小于2 mW。 相似文献
12.
设计了一种用于LCD驱动的低功耗CMOS缓冲放大器。该放大器采用了共源共栅的频率补偿方法,并结合阻尼因子控制技术,能够驱动大动态范围的容性负载,以较低的功耗达到了LCD驱动的速度要求。在0.35μm CMOS工艺模型下,该缓冲放大器的静态功耗为60μW。 相似文献
13.
14.
15.
16.
给出了一种用于低频小信号检测的放大器的设计,从分析性能要求出发,放大器采用了二级放大结构,差分输入,实现了较高的电压增益和较好的噪声性能。设计基于无锡上华CSMC 0.6μm CMOS工艺,使用HSpice进行了仿真,仿真结果表明,在5 V的工作电压下,放大器的开环直流增益为79 dB,相位裕度为65°,单位增益带宽为80 MHz(CL=5 pF),共模抑制比为108 dB,功耗为2 mW。 相似文献
17.
18.
高速数字分频器在基于锁相环的时钟产生电路中具有广泛的应用.在典型D触发器的基础上,文中提出了一种可响应6GHz输入时钟的改进型二分频结构,并实现了2-256连续分频的新型吞脉冲多模分频器.新型分频器结构简单并且不需要双模预分频单元,功耗和面积开销大幅度的降低.基于65rimCMOS工艺设计实现了该高速分频器,版图后仿真结果表明,分频器功能正确,且工作于6GHz时功耗不大于1.3mW. 相似文献