FPGA动态可重构逻辑设计初探

介绍了ＦＰＧＡ动态可重构技术的原理,提出一种采用常规ＳＲＡＭ编程ＦＰＧＡ来实现的动态可重构数字逻辑系统设计的新构想,并以小型时序信号发生器为例讨论了这种系统区别于传统数字逻辑系统的设计特点和应用前景。     

基于DSP的FPGA动态重构系统研究与设计

为了提高现场可编程门阵列（FPGA）的资源利用率,在介绍FPGA重构技术的原理和分类的基础上,讨论了Virtex-4系列FPGA的配置原理和动态重构的方法,并设计出数字信号处理器（DSP）配置FPGA的硬件方案来实现可重构系统。FPGA采用SelectMAP配置方式,实现配置逻辑的快速重构和局部动态重构,最后根据Virtex-4的配置流程和时序关系,给出了可重构系统配置的软件流程。经实验测试,该系统稳定可靠,可在1 s内完成5 Mbyte配置程序的动态重构。     

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点.基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用.介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构.这种实现方法具有较强通用性和适于模块化设计等优点.     

基于FPGA的动态自重构系统原理与实现

现场可编程门阵列(Field Programmable Gate Array,FPGA)提供了强大的可编程接口,支持灵活的现场可编程能力。动态可重构设计方法可以在尺寸、重量、功率和成本等方面优化传统的FPGA应用。目前控制、存储和接口组成的动态可重构实现系统,虽然可以实现对FPGA的动态可重构,但需要额外增加多个器件,反而使FPGA应用系统更加复杂。基于动态可重构原理,提出了一种动态自重构系统的原理和实现方法。该方法通过在静态逻辑中添加自重构模块,对自身可重构分区进行功能修改,从而实现对自身的动态重构。设计了两种LED灯的闪烁方式模块,实验结果证明:通过自重构技术,可以实现这两种闪烁方式的切换,证明了自重构技术的可行性。     

基于USB的FPGA动态可重构系统实现

通用串行总线（USB）被定义为外设与主机通信（特别是个人PC）,USB已经成为一种标准的连接方式。虽然最初为个人电脑设计,但是USB已经成为其它设备与PC连接的常见方式,例如：智能手机,PDA,视频游戏终端以及作为AC适配器与设备连接的线缆。同时,USB也成为一种标准的仪器接口。FPGA即现场可编程门阵列的使用非常灵活,同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的进一步降低,FPGA还将进入更多的应用领域。本文采用将USB和FPGA相结合的方式是,充分发挥二者的优势,实现了一种基于USB传输送配置数据的FPGA动态重构,实现了FPGA低成本解决方案,并能够方便、快捷的更新FPGA内容。     

FPGA的装置与动态重构

由于ＦＰＧＡ的在线可编程性,使硬件系统在软件的下能较容易地实现动态重构,本文以Ａｌｔｈｒａ的ＦＰＧＡ开发平台ＭａｘｌｕｓⅡ和ＥＬＥＸ１０Ｋ器件为例,介绍了Ｆ〗ＧＡ的配置原理及几种配置方式。     

基于共用总线的多片FPGA配置电路的设计与实现

本方案提出在多片FPGA协同工作的系统中,用一块参与系统工作的FPGA取代通常采用的专用配置芯片实现多片FPGA的配置与系统的自启动,并且完成了电路设计与硬件调试。本设计有利于实现系统的小型化、集成化,在降低成本的同时能够更好地满足体积与功耗敏感系统的要求。     

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.     

基于可重构FPGA技术的自适应FIR滤波器的实现

有限冲激响应(FIR)滤波器设计遇到的难题是滤波要进行大量乘法运算,即使是在全定制的专用集成电路中也会导致过大的面积与功耗.对于用硬件实现系数是常量的专用滤波器,可以通过分解系数变为应用加、减和移位而实现乘法.FIR滤波器的复杂性主要由用于系数乘法的加法器/减法器的数量决定.而对于自适应FIR滤波器,大多数场合下可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现,但是对于要求高速运算的场合,VLSI实现是很好的选择.基于这一考虑,可以用符号数的正则表示(CSD)码表示系数, 再利用可重构现场可编程门阵列(FPGA)技术实现.可重构结构的应用,能保证系统的其余部分同时处于运行状态时实现FIR滤波器系数的更新.文中利用CSD码和可重构思想,提出了用FPGA实现自适应FIR滤波器的一种方案.     

单芯片动态可重构信号处理器研究与实现

本文在研究SoPC设计的基础上，提出了单芯片动态可重构信号处理器的设计思路、实现途径及其应用。     

基于SATA2.0的高速存储系统设计实现

本文介绍了一种高速数据存储系统,该系统采用SATA2.0协议,存储介质选择的是Intel公司新型固态硬盘,控制器选择的是Xilinx公司的Viretx-5系列FPGA,以及所提供的软件开发平台ISE和EDK联合开发工具,最后使用ChipScope对系统进行测试。多次测试结果显示,本系统能稳定有效地完成高速数据传输,且存储速度达到800MB/s。     

基于System ACE 的FPGA全局动态可重配置的研究

FPGA 的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换,从而实现硬件的时分复用.提出了一种基于System ACE的全局动态可重配置设计方法,首先介绍Xilinx System ACE 技术,详细分析FPGA的全局动态可重配置的原理,使用System ACE控制器件和Compact Flash卡,并讨论了其中的若干细节,然后基于System ACE实现了Virtex-5系列FPGA 全局动态可重配置.实验结果表明,该方法稳定可靠,可实现8种不同比特流的动态配置,与传统的FPGA配置方法相比,其配置更灵活.     

基于SystemACE的FPGA全局动态可重配置的研究

FPGA的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换,从而实现硬件的时分复用。提出了一种基于systemACE的全局动态可重配置设计方法,首先介绍Xilinx SystemACE技术,详细分析FPGA的全局动态可重配置的原理,使用SystemACE控制器件和Compact Flash卡,并讨论了其中的若干细节,然后基于SystemACE实现了Virtex一5系列FPGA全局动态可重配置。实验结果表明,该方法稳定可靠,可实现8种不同比特流的动态配置,与传统的FPGA配置方法相比,其配置更灵活。     

Design and implementation of high-speed real-time data acquisition system based on FPGA

1 Introduction Electromagnetic radiation will be generated when an electric device, especially video display unit, works, and can give rise to electromagnetic leakage. When the electromagnetic leakage is recognized, the available information can be recove…     

基于VxWorks的高速数据采集系统设计与实现

目前在分时操作系统下,数据采集系统的实时性和稳定性都有待提高,为了解决这些问题,设计了基于Vxworks的高速数据采集系统.采用FPGA协调PCI控制芯片和AD转换芯片的工作,在FPGA内部开辟专用RAM,保证数据的实时更新.同时,还开发了Vxworks系统下的驱动程序.实验结果表明,该方案具有优良的性能,满足军用及航空航天领域的应用需求.     

基于CPCI的动态可重构系统设计与实现

近年来航天测控任务出现了测控目标多,信息传输量大,工作模式多样化等特点,为了满足实际测控任务中对设备的处理能力和灵活性的更高要求,该文实现了一种基于CPCI的动态可重构系统设计。在基带设备中通过应用程序将配置文件由CPCI总线根据需要实时写入到信号处理板上,并由主控FPGA将配置数据加载到核心处理器件FPGA和DSP中。与传统的FPGA和DSP加载方式相比,这种方法可以在极短的时间实现基带设备不同功能和模式的快速切换,不仅节约了硬件资源同时也使系统具有较大扩展性和灵活性,能够满足不同应用需求。该文给出这种可重构系统的详细设计和工程中的典型应用,该设计已经在实际中应用并取得理想的效果。     

基于FPGA的高速图像跟踪系统设计与实现

常规视觉跟踪系统用于导弹末制导等高速运动中时,图像目标会因出现变形、模糊等现象而影响跟踪精度。针对以上问题,设计实现了基于FPGA的高速图像跟踪系统。该系统通过125fps（frames per second）的高速图像采集目标信息,利用FPGA的并行运算特点,将形心计算嵌入到动态阈值法中来实现高速图像的实时目标检测,并根据形心相对于视场中央的偏移量控制云台跟踪高速运动目标,最后对投影上的目标进行了跟踪仿真实验。结果表明,系统可以实时跟踪高速运动目标,云台的跟踪速度约可达到50．7度/秒,改善了低速图像跟踪系统对高速运动目标跟踪误差大、精度低等问题。     

基于FPGA部分动态可重构的信号解调系统的实现

针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性,并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点,可以对其它通信信号处理系统设计提供一定的参考。     

基于RocketI O的高速光收发器的设计与实现

基于Xilinx公司的Virtex-6系列FPGA的Rocket IO,设计了包含高速收发器和高速串行接口的高速串行通信模型及Virtex-6系列FPGA的硬件平台。以Rocket IO为编码工具,实现了速率达6.25Gb/s的高速串行通信,给出了仿真结果和Chipscope在线调试实验结果,误码率低于10-12。     

基于AD9650的高速大动态范围数据采集系统设计

在高杂波环境下工作的雷达系统要求大的瞬时动态范围,才能实现对弱目标信号的录取,迫切需要设计实现高动态范围的高速数据采集系统。研究了ADC芯片选型、时钟设计和前端电路设计对数据采集系统动态范围的影响,基于AD9650设计实现了一个16 b,65 MSPS的高速数据采集系统,用于实现对高杂波环境下雷达回波信号的采集。