堆栈式寄存器堆及其应用

文章介绍了一种新的堆栈式寄存器堆的设计原理和设计技术,与通常堆栈式寄存器堆不同,该设计将栈顶寄存器组设为通用寄存器,增加了栈顶寄存器组的访问效率,同时通过缓冲寄存器及其控制使得该装置具有对不同字长的数据进行自适应存储的能力。该装置可以用于支持后缀语法或者对编码长度有限制的微处理器设计中。     

通过寄存器队列模型实现寄存器分配和指令调度

寄存器分配与指令调度是编译器优化过程中的两项重要任务．由于这两个阶段通常是独立完成的，寄存器分配往往会引入不必要的伪相关，从而影响指令调度的效率和结果，影响最终性能的提高．本文提出了寄存器队列模型，并在其基础上提出了一种结合实现寄存器分配和指令调度的算法，该算法能够在保证每条指令的执行时间最早的同时使用最少数目的寄存器．它的另外一个优点是具有线性的时间和空间复杂度，而且易于硬件实现．     

一种高速低功耗的三端口寄存器堆的设计

本文阐述了一个 1 2 8× 32 bits的三端口寄存器堆的高速低功耗设计 ,说明了分块结构的确定、存储单元的改进以及其他部分电路的设计。在 TSMC0 .2 5 μm CMOS工艺下实现版图的设计 ,并在 2 .5 V工作电压下进行了后仿真。该寄存器堆的工作频率最高可达 5 0 0 MHz,功耗约为 5 5 mw。     

一种可用于嵌入式Java处理器的寄存器队列

提出了一种可用于Java处理器的改进型寄存器队列（FIFO）的设计和控制方法。通过在传统的指针移动型FIFO的基础上，改变读写指针的操作宽度，增加读出端口，增加旁路没计等方法，使得改进型寄存器队列可以适应Java语言字节指令的变长特性。该设计在一种针对嵌入式系统的Java虚拟机的硬件实现中得到应用，提高了Java处理的取指效率，片对随后的指令折叠提供了方便。     

一种基于活跃周期的低端口数低能耗寄存器堆设计

多端口寄存器堆有助于挖掘指令级和线程级并行性,但同时带来面积、能耗和访问时间的压力.文章面向超标量和SMT处理器,给出了一种方法,即通过增加一个小的活跃值堆(Active Value File,AVF)选择性地保存处于活跃周期(从产生到最后一次使用之间)的物理寄存器值.AVF结构可分担主寄存器堆的访问压力并降低端口数目,实现简单且具有写过滤的特点.在获得较大幅度能耗降低的同时不影响时钟频率且IPC损失较小.     

位片式RISC寄存器堆的分配调度策略及其实现

RISC设计是面向寄存器堆操作的.寄存器堆上/下溢时保存/恢复帧的数量N,直接影响着寄存器堆调度管理的开销及RISC机的性能.通过对一个寄存器堆调度模型的分析,我们发现N=(k~2+k(W+1))~(1/2)-k为宜,其中W是寄存器堆能同时容纳的帧的数量,k=α/β,α为处理上/下溢陷阱的开销,β是传送一个帧的开销.实验结果也证实了该公式的正确性.在本文最后,我们给出了位片式RISC寄存器堆的实现方案.     

寄存器传输级低功耗设计方法

随着移动设备需求量的不断增大和芯片工作速度的不断提高，芯片的功耗已经成为电路设计者必须考虑的问题，对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑，并且功耗所占的权重会越来越大。本文主要讲述在RTL设计中如何实现低功耗设计。     

寄存器堆互连的VLIW结构及其指令调度算法

超长指令字(Very Long Instruction Word,VLIW)处理器一般采用总线互连的多簇结构,每个簇中的功能单元共享一个本地寄存器堆,簇间采用总线传输数据,以避免功能单元增多时,全连通结构的延时、面积和功耗的快速增长;但簇间数据共享时的拷贝和延时,使得处理器在性能上有所下降.文中提出了一种寄存器堆互连的多簇VLIW结构,采用寄存器堆来连接各个簇,从而可以避免簇间数据传输的延时和额外的数据拷贝操作.同时也提出了针对这种结构的指令调度算法,以提高指令调度的性能.实验结果表明,与全连通的VLIW结构相比,寄存器堆互连结构在性能上仅有13%左右的性能下降,代码长度则基本不变;这都优于总线互连的多簇结构.     

利用堆实现优先队列

利用堆实现的优先队列实质是一棵顺序存储的二叉树。所以具有很好的时间、空间性能。比传统的优先队列具有更广泛的应用前景。可在计算机的各种排队算法中推广应用。     

V-PIM中低功耗分体多端口向量寄存器文件设计

向量处理逻辑与DRAM相结合形成向量PI(MV-PIM)结构,可充分利用PIM结构的高带宽特性。向量寄存器文件是V-PIM的关键资源,其端口数和容量大小直接影响着向量处理器的频率和功耗。设计一个低功耗、高速、多端口的向量寄存器文件是向量处理器数据通路设计的重要任务之一。文章描述了采用多个端口数较少的寄存器体通过交叉互连构成多端口向量寄存器文件的设计方案,实验表明多体交叉结构的向量寄存器文件在功耗、面积等方面比单一的多端口结构具有明显优势。     

税控收款机嵌入式系统的设计与实现

嵌入式系统的应用领域越来越广泛。嵌入式系统的开发首先要选取合适的微处理器与操作系统;文章根据税控收款机对软硬件的要求,选取S3C44B0X微处理器与NucleusPLUS操作系统,介绍了税控收款机系统的设计与实现。     

IA-64的并行架构及其寄存器文件

同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。     

VelociTI结构浮点DSPs寄存器堆读写的流水线设计

研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数，双操作数双精度浮点指令采用锁定译码单元，利用若干流水线周期读取源操作数。采用写控制向量的方法实现了流水线多个周期执行写操作。该方法正确实现了基于IEEE754标准的双精度浮点数据在寄存器堆与功能单元之间的32位数据通路上的传输，仿真结果验证了其正确性。