共查询到19条相似文献,搜索用时 46 毫秒
1.
伪码连续波雷达抑制发射功率泄漏的新技术 总被引:1,自引:0,他引:1
伪码连续波雷达是一种新体制雷达,它采用PN码(m序列)连续波信号形式和脉冲压缩(PC)、脉冲多卜勒(PD)的信号处理技术,大大提高了在现代电子环境中的自卫能力、探测能力.文章研讨了一种抑制发射功率泄漏的新技术,理论分析和计算仿真证明,这种处理方法有极好的抑制发射机泄漏和杂波干扰的能力,并有效地解决了在大多卜勒频移条件下PN码脉压的方法.对量化精度的影响也进行仿真分析. 相似文献
2.
伪码调相连续波雷达泄漏对消方法研究 总被引:1,自引:0,他引:1
本文介绍了泄漏信号中频对消的一般方法,并针对连续波伪码调相信号提出了一种易于实现的中频对消方法,进行了理论分析和实验验证。实验证明本方法是可行的。 相似文献
3.
4.
采用伪码调相正弦调频连续波体制的雷达能获得较好的距离分辨力和速度分辨力,同时还具有近区回波抑制能力,该体制用于近程战场侦察雷达有明显优势。本文介绍其工作原理和工程实现中的几个问题。 相似文献
5.
6.
简述伪码扩频连续波雷达的特点,分析伪码扩频体制连续波雷达在现代电子中的抗干扰与抗截获性能,展望在未来战场的应用前景。 相似文献
7.
8.
9.
10.
11.
一种通用雷达信号处理机的设计 总被引:1,自引:0,他引:1
在基于VME总线或CPCI总线的雷达信号处理机中,板与板之间的数据传输速率受限于总线的速率。针对现有的雷达信号处理机板间的数据传输速率较低的问题,本文提出了一种新的设计方法,即采用DSP和FPGA相结合的设计方法,利用FPGA提供的高速串行收发通道进行板间的数据传输,使板间的数据传输速率获得大幅度的提升,同时也有效地改善了板内DSP间的数据传输问题。 相似文献
12.
VTS雷达信号处理器的设计与实现 总被引:1,自引:1,他引:0
主要研究VTS(船舶交通管理)系统中的雷达信号处理系统。该系统采用基于DSP+CPLD机制的实时信号处理板,两片C6X系列的高性能DSP和一大片大规模逻辑器件,实现对原始的雷达视频信号的各种处理:电子地图屏蔽、双极点滤波、匹配滤波、STC(Sensitivity Time Control)、恒虚警以及雨杂波处理。充分发挥DSP处理的优越性,在各种噪声和杂波中快速而准确地提取出船舶的各种信息,实现港口船舶的实时探测、定位和显示,并生成各种信息的统计报告。该处理器实际使用效果良好。 相似文献
13.
14.
15.
基于PowerPC的雷达通用处理机设计 总被引:1,自引:1,他引:0
介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重构性和扩展性;采用VxWorks实时操作系统和VSIPL数学函数库,提高软件开发效率。最后通过合成孔径雷达(SAR)实时成像处理和性能评估,验证了通用处理器替代DSP作雷达通用处理的可行性。 相似文献
16.
17.
建立一种雷达信号处理机双DSP+FPGA系统架构,对风廓线雷达信号处理机的功能和软硬件设计作了详细讨论。通过对系统的研制实践表明:基于一体化设计思想,采用模块化的硬件系统设计和功能化的应用软件设计是快速开发现代信息处理设备的有效方法。 相似文献
18.
19.
伪码均匀性对信号功率测量的影响 总被引:1,自引:0,他引:1
在扩频体制导航信号模拟源功率测量中,出现了长周期伪随机码调制信号的功率测量值波动范围明显大于短周期伪随机码调制信号功率测量值的现象。针对这一现象,该文从理论上分析了测量值产生波动的原因,并通过实验进行了验证,得出了伪随机码在测量时段内的码均匀性影响信号功率测量准确度的结论,提出了规避或降低由码均匀性引起测量误差的解决措施。 相似文献