系统级封装设计套件实现系统级IC与封装的协同设计

系统级封装设计套件包括Cadence Radio Frequency SiP Methodology Kit、两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。     

CADENCE最新套件推动系统级封装设计主流化

法国尼斯CDNLive大会消息：Cadence设计系统有限公司宣布推出业界第一套完整的、能够推动SiP IC设计主流化的EDA产品。Cadence解决方案针对目前SiP设计中依赖‘专家工程’的方式存在的固有局限性，提供了一套自动化、整合的、可信赖并可反复采用的工艺，以满足无线和消费产品不断提升的需求。这套新产品包括Cadence Radio Frequency SiP Methodology Kit，两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。     

Cadence设计技术为IC封装／SiP设计师解决挑战

Cadence设计系统公司发布了SPB16．2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。     

全新EDA技术挑战IC尺寸与功耗设计

Cadence设计系统公司发布了电子开发工具SPB16．2版本,全力解决电流与新出现的芯片封装设计问题。最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计,以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。     

Cadence为IC封装推出解决方案

Cadence日前发布了SPB16．2版本,着力解决电流与芯片封装设计问题。这次的最新版本提供了高级IC封装系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计,以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。新规则和约束导向型自动化能力的推出,解决了高密度互连（HDI）衬底制造的设计方法学问题,     

高性能微型模块接收器子系统接通了RF和数字的世界

凌力尔特公司（Linear）推出一个系统级封装（SiP）的信号链路接收器模块系列的首款产品LTM9001,该系列产品采用了凌力尔特公司突破性的微型模块（μModdule）封装技术。这个新的集成接收器子系统系列是专为接通RF和数字领域而设计,提供了易用性,并缩短了产品上市时间。     

Cadence发布首款具备端到端并行处理流程的Encounter数字实现系统

Cadence设计系统公司日前推出了Cadence Encounter数字实现系统（Digital Implementation System）,它是一个可配置的数字实现平台,在整个设计流程中完全支持并行处理,提供了难以置信的可调整性。该系统还带来了一个新的超高效的核存储架构,可提供单CPU操作的更高性能、更高容量的设计收敛。使用这个新系统,设计师们实现了设计时间、设计闭合的显著提高,以及先进数字和混合信号产品更快的上市时间。     

Cadence公布新一代并行电路仿真器——用于复杂模拟与混合信号IC设计的验证

Cadence设计系统公司宣布推出Cadence Virtuoso Accelerated Parallel Simulator（APS）,这就是新一代电路仿真器,具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性．用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为Cadence多模式仿真解决方案（Cadence Multi-Mode Simulation,MMSIM）7．1版的一个关键部分．     

Cadence Encounter数字实现系统

Cadence推出Cadence Encounter数字实现系统（Digital Implementation System）,它是一个可配置的数字实现平台,在整个设计流程中完全支持并行处理,提供了出色的可调整性。该系统还带来了一个新的超高效的核存储架构,可提供单CPU操作的更高性能、更高容量的设计收敛.     

Linear推出高性能微型模块接收器子系统

Linear公司推出采用系统级封装(SiP)的信号链路接收器模块系列的首款产品LTM9001,该系列产品采用了Linear公司突破性的微型模块(μModule)封装技术。这个新的集成接收器子系统系列专为接通RF和数字领域设计,具更高易用性,并缩短了产品上市时间。LTM9001是一款可半定制的IF/基带接收器子系统,包括采样率达160Msps的高性能16位模数转换器(ADC)、     

Cadence与SMIC合作，共同面对无线设计挑战

Cadence设计系统公司与中芯国际（SMIC）宣布进行一项新的合作，把Cadence RF Design Methodology Kit（射频设计方法学“锦囊”）投入中国射频IC设计市场。SMIC将开发支持Cadence RF Design Methodology Kit的工艺设计锦囊（PDK），并将于2006年年底在测试芯片中验证此PDK。通过该项合作，中国的无线芯片设计师可获得必要的工具，通过确保硅片性能达到设计意图，来获取更短、更具可预测性的设计周期。作为他们共同努力的一部分，两家公司也将提供应用培训和研讨。     

中芯国际采用Cadence数字流程

全球电子设计创新企业Cadence设计系统公司与集成电路晶圆代工企业中芯国际集成电路制造有限公司，近日共同宣布中芯国际已采用Cadence 数字工具流程，应用于其新款SMICReferenceFlow5．1，一款为低功耗设计的完整的RTL—GDSII数字流程。Cadence流程结合了先进功能，以帮助客户为40纳米芯片设计提高功率、性能和面积。     

LTM9001：微型模块接收器子系统

Linear推出系统级封装（SiP）的信号链路接收器模块系列的首款产品LTM9001，该系列产品采用Linear微型模块（μModule）封装技术。LTM9001是专为接通RF和数字领域而设计，提供了易用性，并缩短了产品上市时间。     

Encounter数字实现系统

Cadence Encounter数字实现系统（Digital Implementation System）是一个可配置的数字实现平台,在整个设计流程中完全支持并行处理,提供了优秀的可调整性。该系统还带来了一个新的超高效的核存储架构,可提供单CPU操作的更高性能、更高容量的设计收敛。除了改进的性能和容量,Encounter数字实现系统还提供了硅虚拟原型、     

Cadence通过基于模型的有变化意识的设计技术加快高级IC的量产速度，实现“设计即所得”

全球电子设计创新领先企业Cadence设计系统公司2007年9月10日发布了一系列用于加快数字系统级芯片（SoC）设计制造的新设计产品。这些新功能包含在高级Cadence SoC与定制实现方案中，为了“设计即所得”（WYDIWYG）的建模和优化。这可以带来根据制造要收能力，便于晶圆厂的签收。在硅谷的CDNLive!用户会议上，Cadence向领先的半导体设计者和经理们展示了自己的45nm设计流程。[第一段]     

简讯

●Austriamicrosystems选择Cadence作为模拟/混合信号设计伙伴业界最主要的混合信号RF和HV芯片设计和制造商之一Austriamicrosvstems公司已经确认将Cadence模拟/混合信号解决方案作为其参考流程。Austriamicrosvstems将在所有的设计流程中提供给用户完整的Cadence模拟/混合信号设计工具组合,将Cadence作为其最主要的EDA提供商。这个完整的模拟/混合信号和数字设计工具解决方案包括Cadence Spcctre仿真器,NC-Verilong数字仿真器,     

CADENCE混合信号/MEMS协同设计技术

随着汽车与消费电子越来越多的使用微机电系统（MEMS）,工程师需要一个强大的使用系统级芯片技术（SoC）和系统级封装（SiP）技术的MEMS与混合信号协同设计流程,这样在MEMS设计子流程和传统的混合信号子流程之间就需要一个清晰的接口。Cadence VCAD Services已经开发了一种技术用于应对MEMS技术（面向SoC与SiP应用）的特殊需要,这种技术叫做SIMPLI。     

Cadence宣布Spectre RF仿真新技术

Cadence公司报出的Spectre RF(射频)设计中的线性和非线性器件。主要用于无线通信系统中RF和IF(中频)部分的设计,尤其是RF IC的设计。Cadence公司模拟市场部主任EricFilseth说:“Spectre RF产品的β版软件已成功地完成了对有1000个以上晶体管的电路的仿真。”     

RF SiP技术正转向无线设计主流

第1部分射频系统级封装(RF SiP,RF System-in-Pack-age)技术是一种对无线通信非常有用的封装平台,无线通信被如下事实所困,但由于目前SiP设计仍     

SoC ENCOUNTER提供0.13微米层次化IC设计解决方案

Cadence Design Systems日前发布了两种针对0.13微米及以下工艺IC设计的新产品,并宣布了三个成功客户设计案例。Cadence SoC Encounter是为规模至三千万门的大型片上系统（SoC）设计提供的从前端到后端完整层次化IC实现解决方案。Cadence First EncounterUltra提供了虚拟原型、物理综合和全芯片层次化预布局及物理布局。Cadence已收到来自重要的SoC客户的订单并已交付Encounter产品,这些客户包括AgereSystems、CoSine Communications和Toshiba America ElectronicComponents。