非制冷红外焦平面读出电路的设计与测试分析

本文设计出了具有电容反馈互导放大器(CTIA)及相关双采样(CDS)结构的非制冷红外焦平面的读出电路,搭建了包括红外信号源和IRFPA模块、控制模块、ROIC 驱动模块和信号放大采集处理模块在内的红外焦平面阵列参数测试系统,并用此测试系统对本实验室自行研制的小规模红外焦平面阵列进行了读出电路测试、数据处理和分析,测试结果与理论标称值吻合。     

非制冷红外焦平面阵列的定标试验研究

为将非制冷红外焦平面阵列(UFPA)应用于地基云红外被动遥感系统,就非制冷红外焦平面阵列的响应特性进行了试验研究.在定标模型理论分析的基础上,提出了一种考虑探测器工作温度效应的适合于非制冷红外焦平面阵列的辐射定标模型,设计了基于标准辐射源的定标方法.试验结果表明,非制冷红外焦平面阵列响应动态范围大、线性度好,探测器工作温度效应可作线性化处理,辐射定标模型反演标准偏差为0.72 w.m-2.sr-1.     

红外焦平面阵列性能参数测试平台

分析了红外焦平面阵列器件性能参数测试平台的要求,建立了包括红外源及 IRFPA 模块、控制模块和信号放大、采集、处理模块在内的测试系统,可用来进行响应率、探测率、噪声等效功率、噪声等效温差等红外焦平面阵列性能参数的测试。用此参数测试平台来测试 160×120 红外焦平面阵列,经软件分析处理测试数据,证明该测试平台是准确有效的。最后对红外焦平面阵列性能参数测试平台的进一步优化提出了要求。     

非制冷红外焦平面阵列信号处理系统设计

介绍了320-240非制冷红外焦平面阵列（UFPA）的信号处理系统;采用复杂可编程逻辑器件（FPGA）产生红外焦平面阵列的驱动时序,应用数字信号处理（DSP）技术实现红外焦平面阵列的非均匀校正。实验及仿真结果表明：FPGA可产生焦平面阵列所需时序。DSP对焦平面阵列的非均匀校正效果较好。     

热释电非制冷红外焦平面现状及发展趋势

一维和二维阵列的热释电非制冷红外焦平面非常适合应用于热成像.混合式的BST铁电探测器降低了成本,市场潜力巨大.分析了热释电非制冷红外焦平面阵列探测技术的优势,介绍了热释电非制冷红外探测器工作原理及热释电非制冷红外焦平面阵列对探测材料的要求,指出了混合式及单片式热释电非制冷红外焦平面阵列发展趋势.制备高一致性和高性能的大阵列的探测元是发展非制冷红外焦平面的关键,针对我国在热释电非制冷红外焦平面阵列研究方面存在的问题,提出了下一步研究的方向及重点.     

非制冷红外焦平面阵列信号处理系统设计

介绍了320×240非制冷红外焦平面阵列(UFPA)的信号处理系统;采用复杂可编程逻辑器件(FPGA)产生红外焦平面阵列的驱动时序,应用数字信号处理(DSP)技术实现红外焦平面阵列的非均匀校正.实验及仿真结果表明:FPGA可产生焦平面阵列所需时序,DSP对焦平面阵列的非均匀校正效果较好.     

基于I2C的新型非制冷红外焦平面温度控制系统

论述了非制冷红外焦平面阵列温度控制的重要性,并且简要提出温度控制原理,在此基础上提出使用MAX1978对TEC进行闭环自动控制的方案,并使用DAC芯片AD5665R作为温度参考电压输入芯片,使用I2C协议完成精确定点温度控制,实现了将非制冷红外焦平面阵列在不同的环境下稳定工作的要求.经测试验证系统温度的波动范围能够有效控制在±0.005℃,从而为提高焦平面阵列温度稳定性使非制冷性红外探测器适应不同的温度环境提供了一种实用方法.     

非制冷MEMS红外成像系统

利用光力学效应设计研制了非制冷MEMS红外焦平面阵列及图像探测系统,提出并制作了新型间隔镀金的、无Si衬底的非制冷MEMS红外成像焦平面阵列,分析了FPA热响应时间、NETD、像元的一致性等问题,与光学检测系统共同组成红外成像系统,成功得到了室温背景下人体的热像.     

红外焦平面图像实时处理的FPGA实现

为了消除非制冷红外焦平面阵列上红外成像结果的非均匀性与成像过程中产生的盲元,提高了图像的对比度以及红外图像的实时处理能力。搭建了基于武汉高德红外公司生产的120×90红外焦平面探测器的电子学实验平台。利用现场可编程门阵列(Field-Programmable Gate Array, FPGA)的并行处理和流水化处理的能力,在FPGA上实现了非均匀性校正中的两点校正、基于中值滤波的盲元补偿、直方图均衡化以及伪彩色变换。实验结果表明,在200 MHz的输入时钟条件下,这种红外图像实时处理模块处理一帧图像耗时60.4■s,实时性强。该研究对于非制冷红外焦平面阵列应用优化具有一定的实际意义。     

非制冷红外焦平面阵列的非均匀性校正及其实现

针对基于氧化钒(VOx)的非制冷红外焦平面阵列，介绍了非制冷红外成像系统的构成及其原理，并根据焦平面阵列及其读出电路的特点，给出了相应的非均匀性校正及其FPGA设计的实现。