辐照对PDSOI RF MOS体接触结构器件性能的影响

基于抗辐照加固0.35μm PDSOI CMOS工艺制作了RF NMOS器件,研究了电离总剂量辐照对不同体接触结构、栅结构器件性能的影响.在其静态工作模式下,分别考虑了辐照对器件转移特性、泄漏电流、跨导及输出特性的影响;在其交流工作模式下,分别考虑了辐照对其交流小信号电流增益、最大有效/稳定增益、截止频率和最高震荡频率的影响.试验结果表明,与同类非加固工艺器件相比,此种PDSOI RF NMOS抗辐照性能更好,其中以LBBC和LTS型体接触器件受电离总剂量辐照影响最小,并且可获得截止频率22.39 GHz和最高振荡频率29.19 GHz.     

PDSOI CMOS SRAM单元临界电荷的确定

PDSOI CMOS SRAM单元的临界电荷(Critical Charge)是判断SRAM单元发生单粒子翻转效应的依据.利用针对1.2μm抗辐照工艺提取的PDSOI MOSFET模型参数,通过HSPICE对SRAM 6T存储单元的临界电荷进行了模拟,指出了电源电压及SOI MOEFET寄生三极管静态增益β对存储单元临界电荷的影响,并提出了在对PDSOI CMOS SRAM进行单粒子辐照实验中,电源电压的最恶劣偏置状态应为电路的最高工作电压.     

紫外焦平面探测器读出电路抗辐照加固设计

分析了MOS器件的辐照特性及辐照失效机理。基于Global Foundries 0.35μm CMOS工艺,设计了一款320×256抗辐照加固紫外焦平面读出电路。该电路数字部分MOS管采用环形栅和双环保护进行加固,并在读出电路表面交替生长了SiO2-Si3N4复合钝化层。对加固后的读出电路进行了γ辐照试验,并使用示波器实时监测读出电路的输出状态。对比加固前后的读出电路实时辐照状态表明,加固后的读出电路抗辐照性能得到了明显提高,其抗电离辐照总剂量由35krad(Si)提升至50krad(Si)。     

抗总剂量Boost型 DC-DC转换器设计

采用设计加固方法,基于标准商业0.35微米CMOS工艺,设计了抗总剂量Boost型 DC-DC转换器芯片。从系统设计角度出发,综合采用了同步整流、高开关频率、自适应动态斜坡补偿等技术提高DC-DC转换器性能和抗辐照能力;分别从电路级和器件级对转换器进行了加固设计。考虑DC-DC转换器总剂量效应,电路级加固分别从模拟电路加固和数字电路加固着手;提高环路稳定裕度,有效的提高转换器反馈环路的抗总剂量能力。为有效的降低场区辐射寄生漏电,器件级采取的加固措施是转换器的控制部分MOS管采用H栅实现,输出功率MOS管采用环形栅实现。辐照实验结果表明,设计的抗总剂量Boost型 DC-DC转换器在总剂量超过120 krad (Si )后才出现功能失效,而非加固的电路在总剂量超过80 krad (Si )后才出现功能失效;加固电路的辐照后电流明显小于非加固电路;加固电路的辐照后效率也高于非加固电路。     

屏蔽空间电离总剂量的CMOS IC封装

分析CMOS IC封装材料自身辐射对器件的影响及封装对空间电离总剂量的屏蔽作用。采用仿真计算,给出不同封装材料与结构对空间电离总剂量的屏蔽效果,得到屏蔽性能最优的多层结构。试验结果表明:优化后的多层结构封装管壳对空间电离总剂量的屏蔽效果比常规封装管壳提高了一个数量级以上,经屏蔽加固后的常规电路可承受500 krad(Si)的电子总剂量辐照。     

0．8μm SOI CMOS技术及电路研制

SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。     

40 nm工艺SRAM型FPGA总剂量辐射效应研究

对自主研发的40 nm工艺SRAM型FPGA电路的抗总剂量辐射能力进行摸底试验和分析。试验表明,采用普通商用40 nm工艺未做加固的FPGA电路抗总剂量辐射能力可达100 krad(Si),说明普通商用40 nm工艺本身具有一定的抗总剂量性能。同时验证了总剂量辐射引起的器件参数退化随栅氧化层厚度的减薄而下降。     

CMOS图像传感器总剂量辐照效应及加固技术研究进展

CMOS图像传感器(CIS)在空间辐射或核辐射环境中应用时,均会受到总剂量辐照损伤的影响,严重时甚至导致器件功能失效.文章从微米、超深亚微米到纳米尺度的不同CIS生产工艺、从3T PD(Photodiode)到4T PPD(Pinned Photodiode)的不同CIS像元结构、从局部氧化物隔离技术(LOCOS)到浅槽隔离(STI)的不同CIS隔离氧化层等方面,综述了CIS总剂量辐照效应研究进展.从CIS器件工艺结构、工作模式和读出电路加固设计等方面简要介绍了CIS抗辐射加固技术研究进展.分析总结了目前CIS总剂量辐照效应及加固技术研究中亟待解决的关键技术问题,为今后深入开展相关研究提供理论指导.     

不同偏置条件下CMOS SRAM的总剂量辐射效应

对1Mb静态随机存取存储器(SRAM)进行了不同偏置条件下的总剂量辐照效应研究.结果表明,试验选取的CMOS SRAM器件为总剂量辐射敏感器件,辐照偏置条件对器件的电参数退化和功能失效有较大影响.在三种偏置条件中,静态加电为最劣偏置,其次是工作状态,浮空状态时器件的辐射损伤最小.在工作状态和静态加电两种偏置条件下,静态功耗电流的退化与器件功能失效密切相关,可作为器件功能失效的预警量.     

采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了CoSi2SALICIDE结构对CMOS/SOI器件和电路抗γ射线总剂量辐照特性的影响.通过与多晶硅栅器件对比进行的大量辐照实验表明,CoSi2SALICIDE结构不仅可以降低CMOS/SOI电路的源漏寄生串联电阻和局域互连电阻,而且对SOI器件的抗辐照特性也有明显的改进作用.与多晶硅栅器件相比,采用CoSi2 SALICIDE结构的器件经过辐照以后,器件的阈值电压特性、亚阈值斜率、泄漏电流、环振的门延迟时间等均有明显改善.由此可见,CoSi2SALICIDE技术是抗辐照加固集成电路工艺的理想技术之一.     

抗辐射128kb PDSOI静态随机存储器

介绍在部分耗尽绝缘体上硅(PD SOI)衬底上形成的抗辐射128kb静态随机存储器.在设计过程中,利用SOI器件所具有的特性,对电路进行精心的设计和层次化版图绘制,通过对关键路径和版图后全芯片的仿真,使得芯片一次流片成功.基于部分耗尽SOI材料本身所具有的抗辐射特性,通过采用存储单元完全体接触技术和H型栅晶体管技术,不仅降低了芯片的功耗,而且提高了芯片的总体抗辐射水平.经过测试,芯片的动态工作电流典型值为20mA@10MHz,抗总剂量率水平达到500krad(Si),瞬态剂量率水平超过2.45×1011 rad(Si)/s.这些设计实践必将进一步推动PD SOI CMOS工艺的研发,并为更大规模抗辐射电路的加固设计提供更多经验.     

65nm SRAM传统静态指标的测试方案及研究

65 nm及其以下工艺,工艺波动对SRAM性能影响越来越大.SRAM读写噪声容限能够反映SRAM性能的好坏,对于预测SRAM良率有着重要的作用.采用一种新型测试结构测量SRAM读写噪声容限(即SRAM传统静态指标),该测试结构能够测量65 nm SRAM在保持、读、写三种操作下的指标:Hold SNM,RSNM,N-c...     

总剂量辐照加固的PDSOI CMOS 64k静态随机存储器

在国内首次使得1.2μm部分耗尽SOI 64k静态随机存储器的抗总剂量能力达到了1×106 rad(Si),其使用了SIMOX晶圆. 在-55～125℃范围内,该存储器的数据读取时间几乎不变.在经过剂量为1×106 rad(Si)的总剂量辐照后,该存储器的数据读取时间也几乎不变,静态功耗仅从辐照前的0.65μA变化为辐照后的0.8mA,远远低于规定的10mA指标;动态功耗仅从辐照前的33mA变化为辐照后的38.1mA,远远低于规定的100mA指标.     

Process technology for radiation-hardened CMOS integrated circuits

A process technology for radiation-hardened CMOS integrated circuits has been defined. Process parameters for the SiO/SUB 2/ gate insulator have been optimized for radiation hardness, and circuit latch-up due to parasitic p-n-p-n structures on the integrated circuits has been prevented by gold-doping the silicon substrate to reduce carrier lifetime. The device yields for the hardened technology have been evaluated and the reliability has been characterized by bias-temperature life testing.     

一种带频率识别功能的抗辐照高压电源设计

设计了一种具有频率识别功能的抗辐射高压电源.该电路鉴频范围15～25 kHz,输出电压7 800 V,输出电压建立时间小于1 s.通过对电路结构的优化,减少了输出高压建立时间,减小了鉴频电路对输出电压的延时;通过采用数字鉴频,提高了鉴频电路的抗辐射能力,提升了整体电路的综合抗辐射能力.研制的具有鉴频功能的高压电源可同时满足抗中子注量、抗总计量、抗γ剂量率等要求.仿真结果和最终测试波形表明,电路设计满足要求.     

新型4T SRAM的读辅助电路设计

SoC芯片的很大一部分面积被存储器占据,而静态随机存储器SRAM为主要部分,因此高密度的SRAM研究引起更多重视。随着半导体工艺的不断发展,SRAM存储器的读写性能愈发重要。研究和分析了两种高密度、低功耗、高速的SRAM读辅助电路,即降低字线电压电路和增大供电电压电路。针对存储密度提升的4T SRAM,通过使用读辅助电路,增强了数据读取的稳定性,同时可以保证SRAM的数据写能力。在55 nm CMOS工艺条件下,相对传统6T SRAM,4T存储单元的面积减小20%。仿真结果表明,通过在外围电路中设计辅助电路,4T SRAM的读稳定性改善了134%。     

Design and implementation of a programming circuit in radiation-hardened FPGA

We present a novel programming circuit used in our radiation-hardened field programmable gate array （FPGA） chip.This circuit provides the ability to write user-defined configuration data into an FPGA and then read it back.The proposed circuit adopts the direct-access programming point scheme instead of the typical long token shift register chain.It not only saves area but also provides more flexible configuration operations.By configuring the proposed partial configuration control register,our smallest configuration section can be conveniently configured as a single data and a flexible partial configuration can be easily implemented.The hierarchical simulation scheme, optimization of the critical path and the elaborate layout plan make this circuit work well.Also,the radiation hardened by design programming point is introduced.This circuit has been implemented in a static random access memory（SRAM）-based FPGA fabricated by a 0.5μm partial-depletion silicon-on-insulator CMOS process.The function test results of the fabricated chip indicate that this programming circuit successfully realizes the desired functions in the configuration and read-back.Moreover,the radiation test results indicate that the programming circuit has total dose tolerance of 1×10⁵ rad（Si）,dose rate survivability of 1.5×10¹¹ rad（Si）/s and neutron fluence immunity of 1×10¹⁴ n/cm².     

Radiation hardness of static random-access-memory tested usingdose-to-failure and gamma-ray exposure

A dose-to-failure, which is extracted by measuring the number of error bytes as a function of dose, is proposed and then demonstrated to be an ideal parameter for radiation-hardness test of a static random-access-memory (SRAM). The radiation exposure is performed using the Co-60 gamma ray. The test conditions of dose rate, power-supply voltage, and temperature must be specified. The possible mechanisms for the changes of radiation hardness at various test conditions are explained. The radiation hardness tests of SRAM are useful for the practical assessment of integrated circuit (IC) reliability     

Efficient testing of SRAM with optimized march sequences and a novel DFT technique for emerging failures due to process variations

With increasing inter-die and intra-die parameter variations in sub-100-nm process technologies, new failure mechanisms are emerging in CMOS circuits. These failures lead to reduction in reliability of circuits, especially the area-constrained SRAM cells. In this paper, we have analyzed the emerging failure mechanisms in SRAM caches due to transistor V/sub t/ variations, which results from process variations. Also we have proposed solutions to detect those failures efficiently. In particular, in this work, SRAM failure mechanisms under transistor V/sub t/ variations are mapped to logic fault models. March test sequences have been optimized to address the emerging failure mechanisms with minimal overhead on test time. Moreover, we have proposed a design for test circuit to complement the March test sequence for at-speed testing of SRAMs. The proposed technique, referred as double sensing, can be used to test the stability of SRAM cells during read operations. Using the proposed March test sequence along with the double sensing technique, a test time reduction of 29% is achieved, compared to the existing test techniques with the same fault coverage. We have also demonstrated that double sensing can be used during SRAM normal operation for online detection and correction of any number of random read faults.     

8ns 4M_bit高可靠性静态随机存储器

为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计。主要针对以下几个方面进行了描述:采用分级字线的方法和字线局部译码电路,提高速度;采用全PMOS管启动电路、与电源无关的偏置和加入补偿电容的稳压电路消除振荡、提高可靠性、降低功耗;冗余修补电路提高产品成品率。该4M_bitSRAM芯片采用SMIC0.18μm标准工艺,地址转换和存取时间仅为8ns,在SS模型125℃加入寄生参数且每个I/OPAD端口挂50pF电容的情况下,仿真结果表明从地址建立到数据读出仅需要7.16ns。