万兆以太网MAC层控制器设计与实现

根据IEEE802.3和802.3ae协议,设计实现了万兆以太网MAC层控制器.文中使用交叉流水CRC和异步双口RAM技术,解决了非固定数据宽度CRC编码/校验,以及与千兆以太网兼容两个关键问题.本文实现的控制器由发送、接收和管理三个模块组成.发送接收模块除实现发送和接收数据帧功能外,还包含了流量控制和协调子层的功能.管理模块实现了对MAC层控制器的灵活配置,并能够获得丰富的统计信息.后时序仿真的结果表明,该控制器可以满足万兆以太网对带宽的要求.     

万兆以太网MAC的流量控制电路设计与实现

深入研究以太网组帧、传输的方式以及流量控制的原理,结合万兆以太网介质访问控制(XGMAC)64 bit数据并行处理的特点,针对PAUSE帧响应周期长、占用硬件资源多的问题,设计了一种精简的基于PAUSE帧的流量控制电路,在ISE中逻辑综合与仿真。验证结果表明,该电路可满足万兆以太网流量控制的要求。     

万兆以太网媒体访问控制层研究

为了与10Gb/s的带宽相匹配,万兆以太网MAC层内部采用64位数据宽度,156.25MHz的工作频率。数据宽度的加宽和频率的提高给万兆以太网MAC层控制器的实现带来了新的挑战。这些挑战表现在数据域边界获取,CRC编码/校验,高频电路设计以及与千兆以太网兼容等方面。文章提出了使用辅助计数、交叉流水CRC、细化流水级和异步RAM等方案来解决这些问题,并采用上述解决方案设计实现了万兆以太网MAC层控制器。对控制器进行后时序仿真的结果证实了方案的正确性和可行性。     

万兆以太网技术

近年来,高速以太网技术已经超越传统的局域网范畴,越来越多地被应用于各种Internet接入网络骨干,成为推动Internet网络快速发展的技术主流。目前,以太网骨干技术已经进入万兆时代。对万兆以太网数据链路层进行了介绍,包括相关物理媒介层、广域网物理接口、SDH接入、WDM接入,以及万兆位以太网速率的QoS。     

万兆以太网走出象牙塔

当千兆以太网渐渐走入用户视线的时侯,万兆以太网又横空出世,这让人似乎有应接不暇的感觉,也让人产生疑惑:万兆以太网在用户的普及率、使用的方便性、网络的互操作性及简易性上固然有优势,可是它离人们的现实应用是否还太远?     

基于FPGA的万兆以太网UDP_IP硬件协议栈设计与实现

针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题,提出了一种基于硬件加速的UDP协议栈设计方案,该方案基于硬件高效并行的特点,实现了UDP/IP协议栈,满足了万兆以太网数据高带宽传输的需求通过实际测试表明,该设计最高可以达到9.32 Gbps传输速率,满足10 Gbps带宽下线速处理的需求,与传统软件实现相比,处理能力更接近理论极限。     

万兆以太网在校园网中的应用

本文根据校园网的发展现状,提出将万兆以太网引入到校园网的设计中。首先简要介绍万兆以太网技术的特点,然后讨论万兆以太网设备的选择标准,最后介绍了一种万兆以太网在校园网中的具体实施方案。     

万兆以太网LAN与WAN技术的研究

本文主要介绍万兆以太网的核心技术以及在新领域中的研究。相对于传统以太网,万兆以太网自身有其独特的特点,而且更是突破了传统以太网的应用领域,已扩展到城域网甚至广域网中。本文最后还讨论了利用LAPS技术使城域网和广域网完全融合的可行性。     

万兆以太网纵横谈

以太网技术自从26年前出现以来,就不断地发展和提高以满足日益俱增的网络流量的要求。由于以太网具有合理的价格,优异的稳定性和可靠性,以及相对简单和容易的安装、管理和维护,以太网的普及程度越来越广泛。 随着以太网的速度不断提高,从开始的10兆(10M)、百兆(100M)、千兆(1G),到万兆(10G),而以太网设备的价格则随着大规模的生产和使用而逐渐下调。以太网已经成为局域网网络技术的主流,而且随着千兆和万兆技术的成熟,它正逐步延伸至城域网和广域网。     

万兆以太网破冰前行

几乎每一天,硬件制造商们都在忙于推出处理器速度越来越快,内存容量越来越大的设备,而软件供应商们同样在忙于设计能够越来越高效地处理数据,语音甚至视频等信息的软件产品。由此可想而知,单位时间内需要处理的信息量正在日益快速膨胀。     

高速RS编译码器的设计及其FPGA实现

在分析RS（Reed-Solomon）码编译码基本原理的基础上,对编码过程中的乘法电路实现进行了深入分析,对译码过程中用于错误位置多项式和错误值多项式计算的BM（Berlekamp-Massey）迭代算法进行改进,并设计了适合于FPGA硬件实现的伴随式计算策略和钱搜索电路。硬件实现结果表明,改进算法能有效节省硬件资源,在Xilinx公司的XC4VSX35 FPGA上仅需要总资源的15%就可以实现（31,15）RS码编译码器电路,且在200 MHz系统时钟频率时达到10 Mb/s的译码速率,实现了高速数据处理。     

基于FPGA的快速连通区域标记算法的设计与实现

针对无行消隐图像不间断输入的高速图像处理情况,提出一种快速连通区域标记算法的硬件实现方法。利用游程编码优化标号生成算法,减小临时标号数量和等价表长度,并可同时完成特征提取;利用逐像素扫描法,以单时钟周期实现标号跟踪;利用等价表合并方法完成标号合并和特征合并。FPGA仿真结果表明：对连续输入的二值图像进行连通区域标记和特征提取时,运行时间仅由图像输入时间和等价表合并时间组成,明显优于其他方法,可适用于图像的快速识别与跟踪。     

混沌吸引子及FPGA实现

提出了一个混沌系统,并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图,对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为,在Matalab的Simulink下,利用DSP Builder设计了一个电路,并把它转换成VHDL语言程序,利用Quartus II下载到硬件电路中进行了实验,实验结果与计算机仿真结果完全一致。提出了一种基于FPGA平台和EDA开发工具的实现混沌吸引子的新方法。     

可重构加密引擎设计及FPGA实现

针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题,提出了一种基于FPGA的可重构加密引擎的设计方案,在详细论述了该加密引擎的总体设计结构的基础上,分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能,可重构资源比可以达到0.78,因此,该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。     

VoWLAN系统的MAC层改进机制

IEEE 802.11b的DCF接入方式是为无线数据业务提供接入而设计的,不能有效地支持诸如语音之类的实时业务。提出了两种改进的MAC层机制来提高无线局域网上传输语音（VoWLAN）的系统容量和有效性。分析和仿真结果表明,改进机制显著提高了系统容量,并保证了传输延迟、抖动和平均丢包率等服务质量（QoS）要求。     

群智能算法可并行性分析及其FPGA实现

分析了量子行为的粒子群QPSO算法和粒子间相互协作的CQPSO算法结构的可并行性,并结合FPGA技术可并行处理信息的特点,说明了在并行运算模式下粒子的收敛性能。实验验证了QPSO和CQPSO算法的可并行性,并得到粒子收敛的相关数据,数据表明CQPSO算法粒子的收敛精度要远优于QPSO算法,但是粒子的收敛速度上面要远低于QPSO算法。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

全通用AES加密算法的FPGA实现

针对高级加密标准（Advanced Encryption Standard,AES）算法需要兼容不同工作模式以及不同密钥长度的加密需求,提出全通用AES加密算法。该算法通过设计可调节密钥扩展模块和模式选择模块,实现128/192/256位宽的加密,支持ECB/CBC/CFB/OFB/CTR 5种工作模式。基于Xilinx公司的XC7VX690T FPGA综合仿真,资源消耗为1 947 Slices,最高工作频率为348.191 MHz。     

实时工业以太网无线通信节点的设计与实现

实时控制网络是新型网络化、智能化工业装备的重要支撑技术。在研究POWERLINK实时工业以太网协议的基础上,以FPGA为核心,设计和实现了一个实时无线通信嵌入式硬件节点。其中,以FPGA作为实时网络协议栈处理单元,采用并行接口与主控单元实现高速数据交互,并基于典型射频模块实现无线数据传输接口,可支持高速无线数据传输。通过所集成POWERLINK IP核的实时链路层管理机制,实现了工业网络中多节点间数据的无线实时传输。     

一种基于FPGA的以太网高速传输平台

介绍一种基于百兆以太网的高速数据传输平台,使用现场可编程门阵列(FPGA)作为主控单元,完成以太网接口芯片的时序控制,实现简单的TCP/IP协议栈。实验结果表明,该平台扩展接口丰富、通用性好,可以方便地与PC机进行连接,并可作为各种实验设备与PC机进行数据传输的中间件。另外,该平台的数据吞吐率较高,可以达到接近100 Mb/s的以太网极限性能。