电子密码锁的EDA设计与实现

以现场可编程逻辑器件（FPGA）为设计载体,以硬件描述语言（VHDL）为主要表达方式,以QuartusⅡ开发软件和GW48EDA开发系统为设计工具,给出了一种电子密码锁的设计方案。同时阐述了电子密码锁的工作原理和软硬件实现方法,最后对该电子密码锁进行了时序仿真和硬件验证。     

一种用VHDL语言设计的数字密码锁

为了进一步减少现有数字密码锁系统的规模，提高其性能的灵活性，本文利用EDA技术，用VHDL语言．在MAx PLUSⅡ环境下，设计了一种新型的数字密码锁，它体积小、功耗低、价格便宜、安全可靠，维护和升级都十分方便，具有较好的应用前景。     

基于MSI器件的数字密码锁的设计

基于MSI、SSI器件的电子系统的设计在电子技术飞速发展的今天还占有一席之地。但是这种传统的设计方法发展至今已在自底向上的设计思想中融入了自顶向下的设计思想。采用了自顶向下的设计思想,结合现有的MSI器件,设计出了高可靠性、高性价比的数字密码锁。     

基于FPGA的四位电子密码锁设计与实现

针对于传统密码锁安全性能低及可靠性差等问题,立足于芯片中数据存储的保密性,运用EDA技术自顶向下的设计方法,提出了基于FPGA的四位电子密码锁的设计与实现方法,所设计的四位电子密码锁具有解锁、密码修改、报警提示及液晶显示功能。设计分析与仿真结果表明,基于FPGA所设计的四位电子密码锁保密性更高、灵活性更好,使得数据存储的整体可靠性增强,为提高数据的保密性提供了新的解决方案。     

BCD码的十进制加法电路

本文详细叙述了BCD码的十进制加法原理。     

基于FGPA的数字密码锁

采用VHDL硬件描述语言,以自顶向下的设计方法,在QuartusⅡ 9.1的开发环境下,设计了基于FPGA的数字密码锁。并选用ALTERA公司Cylone Ⅱ系列的EP2C35F672C8芯片为其硬件条件,验证了其功能及可靠性。结果表明,本设计高效、稳定、可靠!     

基于EDA的卷积码编解码器实现

针对某扩频通信系统数据纠错编码的需要，构造并分析了(2，1，6)卷积码编解码器的基本工作原理，提出了基于MAX plus Ⅱ开发平台的(2，1，6)卷积码编解码器的EDA实现方法。给出了仿真波形，并通过了在FPGA芯片EPF10K10LC84-3上的验证实验。     

MATLAB中多EDA软件实现数字系统设计

电子设计自动化EDA技术与MATLAB技术的结合,大大提高了工程中多EDA的算法设计的效率和可靠性。以MATLAB为核心的集成环境,可实现与众多EDA软件的输入输出链接,从系统设计、仿真、嵌入式系统代码生成与系统验证都能实现统一的EDA流程设计和仿真验证,为工程实现提供了一个良好的前期仿真验证手段。     

数字匹配滤波器的EDA设计与实现

在无线电台通带内传输直扩信号时解扩是关键技术之一。提出了一种利用数字匹配滤波器进行基带解扩的方案,论述了数字匹配滤波器解扩的基本工作原理和实现方法,给出了基于EDA软件MAX＋plusⅡ设计的数字匹配滤波器芯核顶层电路,其中伪随机码为32位平衡GOLD码。对码片速率为9600chip／s的基带扩频信号解扩的仿真结果表明,该方案正确可行,并最终实现了用于基带解扩的数字匹配滤波器ASIC。     

4G系统中数字AGC技术研究与FPGA实现

在4G无线通信系统中,需要自动增益控制 (Automatic Gain Control,AGC) 模块来扩大接收机的动态范围,同时保证系统响应时间。提出了一种基于4G下行同步码平均功率检测的数字AGC算法,在同步信号的控制下,此算法运用滑动窗方法在一定时间内来提取相关运算平均功率的最大值,然后在查找表内查找出此时的控制字,最后经过运算后送入数控衰减器。此算法运用MATLAB进行仿真验证,然后在FPGA内进行了设计与实现。测试结果表明,该算法功能正确,且系统响应时间快速。     

用FPGA实现数字下变频

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insigllt公司的FPGA开发系统,用测试电路实测了数字下变频的性能。     

用EDA方法设计数字系统的灵活性

以设计计数器为例，借助Lattice公司的ISP Synario软件开发平台，从设计输入、功能仿真和功能扩展3个方面论述了用EDA方法设计数字系统的灵活性。     

宽带数字信道化EDA设计

数字信道化接收机具有高截获概率和处理灵活的特点,设备体积小巧,是未来通信对抗接收机的发展趋势之一。基于低通滤波器组的数字信道化实现方法,构建了优化的数字信道化实现方法。使用Matlab仿真工具箱Simulink及Xilinx集成设计工具System Generator实现了对信道化接收机从系统到底层硬件设计的全流程仿真设计,对工程的系统设计具有一定的指导意义。     

一种基于EDA与ISP技术的数字电路的设计

介绍了ISP技术的优点,并运用该方法设计了一个具体电路,给出其测试结果。     

Analysis of a Digital Bit Synchronizer

A simple digital bit synchronizer utilizing discrete phase control is discussed. The proposed system is intended for operation with NRZ coded binary signals. A finite state Markov chain model is used to evaluate the steady-state phase jitter performance of the bit synchronizer in the presence of additive white Gaussian noise. The theoretical results are confirmed by computer simulation. The same mathematical model is used to investigate the transient (acquisition) performance of the synchronizer. Finally, the performance of the synchronizer as a data detector is discussed and the error probability performance is compared with that of the optimum detector.     

高比特率数字用户环路

本文在介绍ＨＤＳＬ（高比特率数字用户环路）技术产生的背景基础上，着重论述了目前ＨＤＳＬ系统所采用的主要技术及其特点，概述了现行有关标准及相应产品。     

利用EDA技术进行数字电路设计性实验的研究

通过实例分析,介绍了EDA技术中Multisim8.0软件平台在数字电路设计性实验中的具体应用及特点,阐明了EDA技术实验环境(仿真实验)与实际操作实验环境(实物实验)的优缺点,并提出数字电路设计性实验在教学中仿-实结合是现代数字电路设计性实验的最佳教学模式.     

数字电子系统的EDA设计方法研究

介绍基于EDA技术的数字电压表的设计.采用CPLD可编程逻辑器件为系统控制核心,用硬件描述语言决定系统功能,找到硬件不变的情况下更新和扩展程序的方法.在Max+PlusⅡ环境下采用VHDL语言实现了数据采集、转换及显示.设计特点为通过软件编程下栽到硬件测试,结果表明数字电压表测量和显示电压达到0～5 V,精度为0.02 V.此种设计方法的数字电子系统具有很强的灵活性.