基于混沌的高速随机数发生器

基于混沌的随机数发生器采用了离散时问的决定论混沌系统。决定论混沌的一个本质特征是对初始值的敏感依赖性。由于初始值是一个模拟电路的初值，对于数字测量系统是永远无法逼近或达到的，它的偏差使得测量系统产生的符号序列以后有着充分大的分离，从而使得符号序列不可预知、不可再现，具有真随机的特性。在分析了一类分段线性映射的决定论混沌系统的基本特性后，设计了由开关电容电路等组成的模拟电路。为了保证随机序列的分布特性，针对CMOS电路中主要的噪声，即MOS管的热噪声与闪烁噪声，设计时建立了二种噪声仿真模型；同时为了加快分析的效率和速度，提出了一种快速分析方法。最后，采用NIST标准进行了测试。     

基于FPGA的高速高斯随机数发生器

设计了一个基于FPGA的高速、高性能的高斯随机数发生器。首先简要介绍了以前的一些算法并指出其不足之处。然后阐明了本文的算法：对均匀随机数进行高效的变换以生成非常接近高斯分布的随机数,再依据中心极限定理把两个上述随机数相加得到高斯随机数。算法所需的运算只有RAM的读操作与乘法、加法运算。分析了算法的性能并与其他算法做了对比,证明了本文算法的高效性。最后给出了FPGA实现的系统结构,并分析了所需的硬件资源。     

软件随机数发生器设计的安全问题

随机数在应用程序中被广泛使用，很多的程序设计往往使用简单的线性适配随机发生器(函数)；由于它的可预测性，存在安全方面的隐患。因此，一个健壮的随机数发生器有着不可忽略的重要性．对Windows下健壮的随机数发生器的设计做了论述，并给出必要的实现代码。     

混沌随机数发生器的设计

为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数发生器已经在TSMC的0.25μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.     

混沌随机数发生器的设计

为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数发生器已经在TSMC的0.25μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.     

基于振荡器的高性能真随机数发生器

设计了一种应用于信息安全SoC平台的基于振荡器的高性能真随机数发生器,其利用放大的电阻热噪声来增大慢振荡器的抖动,使得前后两次采样相互独立,提高了序列的随机性能。采用T触发器采样消除快振荡器占空比偏差的影响。真随机数发生器采用TSMC 0.25μm CMOS工艺,输出速率达4Mbps,通过NIST FIPS140-1和SP800-22中的各项测试。芯片面积为0.09mm2,工作电压为2.5V,功耗为4.15mW。     

基于电阻热噪声的真随机数发生器设计

本文分析和设计了一种基于电阻热噪声的真随机数发生器，系统内部集成了失调控制系统．用以提高随机性能，系统时钟达到4MHz，并采用Chartered-0．35μm-3．3V的工艺模型进行了HSPICE仿真。输出速率可以达到2Mb／s。     

均匀随机数发生器测试软件包的设计与实现

对随机数发生器进行有效的统计性能测试在离散系统仿真中具有重要意义。从数理统计的角度出发,分析了随机数序列参数检验、均匀性检验和独立性检验的数学基础,并以此为基础运用C＋＋设计了基于动态链接库的随机数发生器统计性能测试软件包。在该测试软件包中,对随机数发生器产生的[0,1]均匀分布随机数序列的参数特性、均匀性和独立性分别从多个方面加以检验,提高了测试的完备性和正确性。最后,通过实例验证了该测试软件包的有效性。     

伪随机数发生器的FPGA实现与研究

在很多实际应用中，直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。本文给出了基于线性反馈移位寄存器电路，并结合FPGA的特有结构，设计了一种简捷而又高效的伪随机序列产生方法。最后通过统计对比，说明了这种方法所产生的随机序列不仅可具有极长的周期，而且还具有良好的随机特性。     

DIY按键式电子骰子

过年期间在家休息，儿子时常吵闹着要我陪他玩飞行模游戏。在陪儿子玩游戏的过程中，我突发灵感，能不能制作一个电子的骰子呢？经过一番思考以后有了如下的想法：普通的骰子只有6个面，分别代表1～6点．     

一种基于混沌原理的真随机数发生器

选取一维分段线性混沌映射函数设计真随机数发生器的随机源,具体分析了函数中各参数对输出序列随机性和电路稳定性的影响.通过改进函数在混沌吸引盆外的映射关系,成功解决了真随机源电路在各种噪声干扰和器件失配影响下所可能存在的失效问题,显著提高了电路的稳定性.该混沌函数以电压作为迭代变量,电路采用了负反馈形式的运放、采样保持电路和逻辑判断电路等模块,并运用了电荷再分配技术.以该随机源构成的真随机数发生器不但具有理想的随机性,在1M bit/s的输出速率下,平均功耗不超过0.3mW,可广泛应用在SoC等嵌入式环境中.     

一种基于FPGA实现的真随机数发生器

本文分析和实现了一种基于FPGA的真随机数发生器,采用对延迟链各级输出同时采样的方法来增加输出序列的随机性。电路为纯数字形式,50MHz采样时钟采得的输出数据可以无需后处理,直接通过随机性测试,且未发现随机性与采样频率存在显著联系。     

物理真随机数发生器的设计

为了得到平稳的随机信号,设计了一种应用于智能卡的物理真随机数发生器。采用振荡采样的方法将噪声源产生的抖动噪声转变为随机数。同时,在发生器输出级运用由异或链、线性反馈移位寄存器组成的后处理模块,消除外部干扰导致随机数发生器产生的偏差和自相关性。通过设计在线检测电路,实时检测随机序列的质量。理论研究和仿真测试证明,该方案能生成均匀、彼此独立的随机信号。     

一种无记忆的真随机数发生器

基于传统的振荡采样电路,设计了一种无记忆的真随机数发生器,从理论上保证了输出是相互独立的.采用弹性函数作为后处理,以较小的硬件代价改善了随机数的统计性能.用纯数字电路在FPGA平台上实现,并验证了该真随机数发生器的性能.测试结果表明该真随机数发生器具有较高的数据输出率和良好的统计特性,适合应用于密码系统中.     

基于DES的随机数发生器的实现研究

本文分别从行为级和RTL级实现并且验证了DES电路。在DES的VLSI实现过程中充分考虑了DES的结构特征，采取一系列的优化措施，使得整个电路在速度和面积上取得了较好的效果。最后提出一个适用于IC卡等有嵌入式安全需要的系统中的DES模块的实现方案。     

一种分段线性映射的混沌随机数发生器特性研究

该文通过对确定性混沌演化本质的分析和对其系统状态空间的划分,使它转变为一个各态历经的信息源以用于设计随机数发生器。然后又分析了一种混沌的分段线性映射的特性,如:混沌吸引子与点吸引子,信源熵与冗余度以及混沌映射产生的序列的分布特性。此外,利用开关电容电路技术用TSMC 0.25m CMOS数模混合工艺实现了此分段线性映射。测试结果表现出非常好的抗干扰性能。     

一种基于混沌的鲁棒低功耗真随机数发生器

提出了一种低功耗真随机数发生器,它基于简单的伯努利移位混沌映射,并通过对映射进行特殊扩展来保证在实际实现中保持鲁棒性.映射由开关电流技术实现,从而使其可以完全嵌入到片上密码系统中.采用流水线结构并用简单的异或电路来提高信息熵.该随机数发生器采用HJTC的0.18μm CMOS mixed signal工艺进行流片,并通过测试对其统计特性进行了分析.芯片功耗仅为1.42mW,输出比特率为10Mbit/s.     

一种基于混沌的鲁棒低功耗真随机数发生器

提出了一种低功耗真随机数发生器,它基于简单的伯努利移位混沌映射,并通过对映射进行特殊扩展来保证在实际实现中保持鲁棒性.映射由开关电流技术实现,从而使其可以完全嵌入到片上密码系统中.采用流水线结构并用简单的异或电路来提高信息熵.该随机数发生器采用HJTC的0.18μm CMOS mixed signal工艺进行流片,并通过测试对其统计特性进行了分析.芯片功耗仅为1.42mW,输出比特率为10Mbit/s.     

一种基于FPGA的Latch结构真随机数发生器

提出一种基于FPGA的高熵真随机数发生器,采用非传统锁存器结构,并结合改进的随机数采集方法来获取真随机数。相对于FPGA上广泛采用的真随机数发生器,该高熵真随机数发生器具有较低的资源消耗。与参考方法相比,改进的随机数采集方法有效提升了数据产生速率。实验结果表明,该真随机数发生器对于温度(20 ℃~80 ℃)和电压(0.9~1.1 V)的变化具有较高的鲁棒性,所产生的真随机数均能通过NIST随机性测试。在正常工作条件下,随机数产生速率为14.2 Mbit/s。