基于常规逻辑门和原理图方式的可逆逻辑描述

针对可逆逻辑综合在设计较大规模可逆逻辑电路(ALU)时遇到的瓶颈问题。文中借用现行EDA技术的逻辑描述和验证能力,可逆逻辑门的功能表达式为依据,设计具有等功能的常规逻辑组合电路,通过等功能代换的方法,设计实现以常规原理图方式描述的可逆ALU。仿真图中显示的16种运算结果表明,该方法具有一定的可行性和有效性。     

基于KFDD的可逆逻辑电路综合设计方法

可逆逻辑作为量子计算,纳米技术,低功耗设计等新兴技术的基础,近年来得到了越来越多的关注和研究.然而,大多数可逆逻辑综合方法对函数真值表表达形式的依赖使得综合电路规模受到了限制.决策图作为一种更加简洁的布尔函数表示方法,其为可逆逻辑综合提供了另一种途径.本文基于Kronecker函数决策图(KFDD)提出了一种适合于综合大规模电路的综合方法.该方法利用KFDD描述功能函数,以局部最优的方式从三种节点分解方法中寻找最优分解方法,并根据Kronecker函数决策图中不同类型的节点构建相应的可逆逻辑电路模块,最后将各节点替换电路模块实现级联得到结果电路.以可逆基准电路为例,对该方法进行了验证.实验结果表明,该方法能以较低的代价实现对较大规模函数的可逆逻辑电路综合.     

可逆逻辑门网络的表示与级联

 可逆计算是一个新兴的研究领域,可逆逻辑门网络的级联是可逆计算的重要内容.本文提出了一种可逆逻辑网络表示方法,给出了相应的可逆网络模型.为了构造可逆逻辑网络,给出了一种可逆逻辑门单元库的构造方法.证明了同一垂直线上两个不相交可逆逻辑门单元的输出值与此二逻辑门单元分布到相同平行线的两条相邻垂直线上的输出值之间的关系;给出了分布在相同平行线上奇数和偶数个相邻的相同可逆逻辑门单元输出结果的性质.提出了一种可逆网络输出向量的表示方法和基于可逆门编码的可逆网络级联方法,以此生成给定范围内的可逆网络.通过变进制数的方法快速找到可逆网络输出向量所对应的序号,降低了搜索次数,减小了搜索空间,为进一步综合大规模可逆网络,提高可逆网络级联效率提供了支持.Benchmark例题验证表明,该方法构造的可逆网络控制门数更少,代价更小.     

一种容错可逆的通用移位寄存器设计

为了使计算系统具有低功耗和容错能力,基于可逆逻辑设计了一种容错的通用移位寄存器。提出了一种新型的容错可逆逻辑门(Parity-Preserving D Flip_flop Gate, PP_DFG),利用它和存在的容错门,完成了寄存器和多路数据选择器的设计。综合上述模块,构建了容错可逆的通用移位寄存器电路,用Verilog 硬件描述语言建模,仿真显示电路逻辑结构正确。同现有电路相比,根据量子代价、延迟和无用输出对其进行性能评估,结果表明该电路不仅具有容错功能,而且性能提高了16%~50%。设计的电路可作为一种重要的存储元件应用于未来的低功耗计算系统。     

可逆逻辑电路逻辑图及波形图图示化方法

针对以逻辑表达式给定的可逆逻辑电路进行分析，并绘制出其可逆逻辑电路图，仿真出波形图，并将由仿真结果得到的真值表进行可逆化构造。利用C语言编程实现，将相关结果以更直观的形式展现，这在可逆逻辑电路的研究中具有创新性。     

基于NCV门库的可逆逻辑门进化设计与优化

提出和实现了一种基于遗传算法的可逆逻辑门的设计方法。其特点是预先求出并存储所需功能的可逆逻辑门的真值表,并对NCV基本门库中的控制V门,控制V+门,控制非门,非门进行编码,通过这些基本门的级联,构成染色体暨可逆逻辑门,在逐代进化中按照既定逻辑功能和优化目标进行适应度评估,再利用遗传换代中的选择,交叉,变异等功能进行遗传操作,进而找到功能和性能均符合预定目标的可逆逻辑门。实验结果证明,此方法的可行性、有效性,与传统手工设计可逆逻辑门相比,其在求解速度和能力方面有显著提高。     

面向可逆逻辑综合的GEP算法设计与实现

可逆逻辑综合是设计和实现可逆逻辑电路的基础与难点。文中对此提出了一种改进的基因表达式编程(GEP)算法,该算法可根据预期的逻辑功能,自动求取便于构造可逆逻辑网络的最简“积之异或和”表达式。经初步实验表明,该算法在某些情况下比现有的综合方法更加简单有效。     

基于最小混乱度的三值可逆逻辑综合算法

 三值可逆逻辑综合是可逆逻辑综合的延伸和扩展.为了简化可逆网络,提高三值可逆逻辑门的通用性,对现有三值可逆控制门控制位的生效值扩展为0、1和2.在此基础上提出了基于最小混乱度原则的三值可逆逻辑综合算法.该算法根据三值可逆函数计算其对应真值表中每个变量的相对混乱度和绝对混乱度,以最小混乱度原则选取三值可逆逻辑门,直至真值表中的每个变量的混乱度为零,得到三值可逆网络.该算法的时间复杂度为O(n²×3ⁿ),空间复杂度为O(n×3ⁿ).实验结果表明,与现有已知算法对比,平均门数更少.     

具有低量子代价的快速可逆逻辑综合方法研究

可逆逻辑是最子计算、低功耗设计和纳米技术领域的关键技术。目前可逆逻辑电路的综合方法效率较低、未能达到区域优化,所以,这些方法仪通用于小璎电路的综合。该文提出了一种基于Davio分解式的综合方法,该方法将逻辑函数转换成对应的正Davio决策图,然后通过对每个图节点模版匹配,最终生成可逆逻辑电路。此方法综合速度快,便于优化,适用于大型电路的综合。     

综合法研究量子可逆逻辑电路

摘 要：量子可逆逻辑电路优化与综合主要是研究在给定的量子门和量子电路的约束条件下,找到最小或较小的量子代价电路以实现所需电路逻辑功能。量子逻辑真值表综合法是量子电路可逆逻辑综合中最有效的方法之一,它包括正向综合、逆向综合和双向综合。本文推广和定义了横向汉明距离、纵向汉明距离和交叉汉明距离,使用广义汉明距离提出了一种量子电路优化与综合的新方法。研究表明,此方法使量子逻辑电路得到了更好的优化。     

可逆逻辑表达式的识别和图示方法

可逆逻辑电路是仅包含可逆运算的新型电路,还可根除源于信息损失的能耗和发热,是研究与实现超低功耗集成电路、量子计算机及信息安全等的关键基础。文中针对可逆逻辑电路研究的需要,研究了通过识别可逆逻辑表达式提取可逆逻辑电路结构信息,并加以图形化显示的有效方法和可行算法,以便更形象、直观地表达可逆逻辑电路综合、优化的结果,进而为分析、理解和优化可逆逻辑电路提供方便。     

一种可逆有限状态机的电路设计

不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单.     

基于可逆逻辑电路的脉冲分配器设计

可逆逻辑电路能大幅度降低能耗,越来越受到研究人员重视。运用可逆逻辑电路对传统脉冲分配器进行可逆设计,并提供了物理实现方法。首先对传统的脉冲分配器中的触发器和计数器进行可逆设计,然后将传统脉冲分配器的中的计数器进行替换,最后将可逆计数器和译码器级联,从而构建可逆脉冲分配器。仿真结果表明实现了脉冲分配器的功能。     

混合RM-DRM逻辑及其在可逆电路综合中的应用

为获得布尔函数的紧凑逻辑表示,进而改善综合所得电路的质量,提出一种混合Reed-Muller和对偶Reed-Muller(RM-DRM)逻辑模型。基于海明距离对立方体集合进行划分来构建函数的混合RM-DRM逻辑表示,并利用对偶原理借助EXORCISM-4工具对混合RM-DRM逻辑进行化简。最后将混合RM-DRM逻辑作为结构表示模型应用于可逆电路综合。实验结果表明,与采用RM逻辑作为表示模型相比,混合RM-DRM逻辑模型的采用可以降低某些函数综合所得可逆电路的量子成本,并且能够降低RevLib库中的134个函数综合所得可逆电路的平均量子成本。     

基于变换的可逆逻辑电路量子代价优化方法

电路优化是可逆逻辑综合的关键问题。为解决可逆逻辑电路优化算法的复杂度高和可伸缩性差的问题,文中针对常见的以Toffoli为构件的可逆逻辑电路,分析归纳了其中相邻逻辑门的关系,提出了该类电路中子序列的移动和化简规则,进而给出了基于这些规则的可逆逻辑电路优化算法。并在此基础上,提出了利用模板匹配法对已被规则优化的电路进行深度优化的有效方法。通过Benchmark的电路测试,结果表明,该方法能够部分减少可逆电路的门数和控制位数,降低了构建可逆电路的代价。     

基于Q-M算法的量子可逆逻辑电路综合方法

提出了合并(化简)规则,并按合并规则修改了Q-M算法源码,获得积之异或和表达式,成功地实现了将不可逆操作转换为可逆操作。该规则应用于常规逻辑综合的Q-M算法移植到可逆逻辑综合中,以便利用可逆逻辑门来构造可逆逻辑电路。     

一种用于FPGA的可配置存储器设计

设计了一种用于FPGA中的同步、双端口、容量为4kbit、可配置的存储器模块(Block RAM,BRAM)。BRAM以阵列形式内嵌在FPGA内部,是FPGA的主要模块之一。该BRAM可实现1、2、4、8、16bit 5种不同的数据位宽,且具有数据初始化及回读验证的功能。本文分别对BRAM的逻辑层、配置层、布线层进行了描述,重点介绍了逻辑层中时序控制电路和配置层中配置电路的结构和实现方法。基于0.18μm 5层金属SOI CMOS工艺完成BRAM设计实现,并对BRAM进行了仿真,功能仿真结果符合时序控制电路和配置电路的预期设计目标,性能仿真表明其工作频率可达200 MHz。     

基于VHDL的多功能可变模计数器设计

可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛.在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使能控制、可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题进行研究,最终设计出一种没有计数失控缺陷的可变模计数器,并以ACEX1K系列EP1K30QC208芯片为硬件环境,验证了其各项设计功能.结果表明该设计正确,功能完整,运行稳定.     

基于单片机的逻辑无环流可逆调速系统设计

提出一种逻辑无环流可逆调速系统的设计方法。利用单片机的硬件资源与软件程序相结合．完成数字脉冲触发、数字逻辑切换及数字反馈等方面的控制功能,实现对直流电动机的可逆调速控制,提高可逆调速系统的精度和控制性能。     

基于FPGA的LED点阵系统控制器的设计与实现

为了适应不同场合对LED点阵控制器的需求,实现能方便调整控制器的各种功能参数,介绍一种基于FPGA器件,以FSM方式实现的LED点阵系统控制器。该控制器的主要控制电路都在一个FPGA器件中综合实现,内部主要由串口通信模块、双口RAM模块、显示数据处理与传输模块、工作时钟发生器模块等四大模块构成。双口RAM模块由可参数化宏功能模块定制而成,其他模块以Verilog语言描述内部逻辑。控制器与驱动电路之间采用08接口相连,控制器与PC监控中心通过RS-232串口形式进行数据传输。通过在Quartus II平台上仿真及下载验证,控制器能实时地接收串口数据,实现文字和位图的显示功能。该控制器具有硬件简洁、扩展方便、可靠性高等优点。