码率兼容LDPC码的构造方法

采用LDPC码编码校验矩阵的构造方法构造的编码校验矩阵,可以生成一系列性能优异的码率兼容子码.根据删除LDPC码译码恢复的特点,依次构造各级可恢复节点对应的子校验矩阵,然后根据剩余节点度对编码校验矩阵进行PEG扩展,得到适合删除的LDPC码校验矩阵.仿真结果表明,新方法构造的LDPC码比其他方法构造的LDPC码有更好的码字删除性能,并且删除子码可以获得更高的码率.     

基于原模图的欧氏几何准循环LDPC码

在保证欧氏几何准循环LDPC码围长不小于6的同时,为降低其译码门限,优化译码性能,引入原模图对欧氏几何准循环LDPC码构造方法加以改进。构造具有多边的原模图基矩阵,合并原欧氏几何码校验矩阵的部分循环子矩阵,以匹配原模图基矩阵。在加性高斯白噪声信道中进行迭代译码,采用改进方法所得准循环LDPC码在误比特率为10-5时,可获得0.1dB的编码增益。     

基于卢卡斯数列的大围长QC-LDPC码构造方法

提出一种基于卢卡斯数列构造围长至少为8的规则(j, k) 卢卡斯QC-LDPC(L-QC-LDPC)码的方法。该方法构造的码字围长较大,能够有效地消除短环。循环置换子矩阵维数p值的下界允许连续取值,且在硬件实现方面可节省存储空间,进而降低硬件实现成本以及复杂度。仿真结果表明,在码率为1/2、码长为1 302和误码率为10-6时,L-QC-LDPC码与OCS-LDPC码相比,净编码增益(NCG)提高了约2 dB,比确定性码的NCG提高了约0.8 dB;与二次函数相比,性能略优于二次函数LDPC(QF-LDPC)码,有约0.1 dB NCG的改善。同时,在相同码率、相近码长和误码率为10-6时,L-QC-LDPC码与基于有限域的循环子集构造的QC-LDPC码相比,提高了约0.5 dB的净编码增益。     

一种新的旋转LDPC码编码/译码算法

π-旋转LDPC码结构规则易于硬件实现,并且存储量较少.给出一种新的π-旋转LDPC码规则化构造方法.该方法仅仅存储少量索引值(数量少于码长),即可确定校验矩阵H,并且易于码率调整和改变码长.同时给出一种运算量较少、直接根据索引值即可进行编码的算法.采用二维数组存储校验节点和变量节点之间的置信信息,并给出和积译码算法.仿真结果表明,该构造方法确定的码字同通过复杂方法随机构造出来的码字性能接近.     

基于PEG-QC算法的LDPC码校验矩阵的构造

通过分析LDPC(Low Density Parity Check)码树图、PEG(Progressive Edge-Growth)算法和准循环LDPC码的特点,提出了一种将PEG算法和准循环矩阵相结合来构造LDPC码校验矩阵的新算法.在该算法中,首先利用PEG算法构造基矩阵,再用文中提出的移位参数公式和准循环LDPC码结构特点来构造循环置换矩阵;然后利用循环置换矩阵和全零矩阵对基矩阵进行扩展,从而得到围长至少为8的准循环LDPC码校验矩阵.该算法综合了PEG算法和准循环码的优点,纠错性能总体上好于PEG算法,在相同的码参数条件下的硬件实现比PEG算法简单,且参数选择具有较大灵活性.     

一种改进的准循环LDPC码环消除算法

通过推广Yang, Liu 和Shi给出的从基矩阵到校验矩阵的环扩展约束条件,提出了一种大围长准循环LDPC码的构造算法．该算法改善了环消除算法的局部围长分布,获得了更好的纠错性能．仿真结果表明,在80次迭代置信传播译码下,采用本算法构造的1/2码率非规则LDPC码在E_b/N₀为1.5dB时,误码率为2×10^-6．     

高码率Turbo-OVCDM的叠加编码构造

为解决Turbo-OVCDM译码复杂度随码率指数增长的问题,提出了一种新的、通用的Turbo-OVCDM编译码方案.该方案包括1)在发送端由2个或多个Turbo-OVCDM低速率码的码字通过直接的叠加编码生成高速率码的码字;2)在接收端通过串行干扰抵消进行译码.与传统的由单个编码矩阵直接构造重叠码分复用方法相比,新方案的译码复杂度大大降低.性能仿真证实了新方案的可行性.     

具有完全线性编码复杂度的QC-LDPC码的构造方法及短环优化算法

为了降低低密度奇偶校验(Low-density parity-check,LDPC)码编码实现的复杂度,提出了一种完全线性编码复杂度的准循环低密度奇偶校验(Quasi-cyclic low-density parity-check,QC-LDPC)码的构造方法,并提出了相应的短环优化算法。通过该短环优化算法,可以使得构造的QC-LDPC码具有良好的环路特性。仿真结果表明:在加性高斯白噪声(Additivewhite gaussian noise,AWGN)信道条件下,本文构造的QC-LDPC码与IEEE 802.16e标准的QC-LDPC码相比,不仅编码复杂度更低,而且性能更优。     

基于拉丁方阵的准循环LDPC码构造

针对环长分布对LDPC码性能的影响,该文提出了一种基于拉丁方阵的QC-LDPC码构造方法.该方法借鉴了Steiner三元系与拉丁方阵的性质,在消除短环的同时,还改进了原算法构造码字时码率不灵活的缺点.仿真结果表明,所提方法构造的短码性能优于PEG算法的短码;在构造中长码时,也有与PEG相近的性能,且具有QC-LDPC码...     

用Richardson-Urbanke算法实现有效编码的非二元准循环LDPC码

为了实现有效编码,提出一类可以利用Richardson-Urbanke算法的非二元准循环低密度校验码（QC-LDPC）码. 校验矩阵的右侧部分列重均为2,可用来构造规则和非规则码. 对校验矩阵的约束保证了这类码具有线性编码复杂度. 仿真结果表明,所提出的码和高阶调制结合,其性能优于渐进边增长（PEG）构造的码,并可获得接近Shannon限的性能.     

Cireulant矩阵构造准循环LDPC码的旋转环长分析法

低密度奇偶检验（QC-LDPC：Quasi-CyclicLow-Density Parity-Check）码的环长分布影响决定着LDPC码的解码效果和编码复杂度,但其分析较困难。为此,首次提出旋转距离分析法,用于分析基于Circulant矩阵构造的准循环低密度奇偶校验码（Qc-LDPC码）的环分布,并给出了任何一个基于Circulant矩阵构造出的Qc．LDPC码中的最小环长（girth）的上限（12）。同时,运用该方法,分析出一种权重为（3,5）的Qc-LD-PC码的译码效果与该码环分布的关系。由于LDPC码奇偶校验矩阵中的Circulant子矩阵,可以被当成1个矩阵节点的单一节点看待．从而简化了整个码的特纳图,使寻找QC-LDPC码中闭环的方法变得简单。     

优化循环转移矩阵偏移量的QC-LDPC码构造

提出了一种优化循环转移矩阵偏量候选集合的结构化准循环低密度奇偶校验（QC-LDPC）码构造算法. 通过研究基矩阵与校验矩阵之间环的关系,达到了减少QC-LDPC码校验矩阵中短环数量和围长最大化的目的. 仿真结果表明,基于该算法构造的QC-LDPC码的短环数量明显减少,围长至少可以达到6或8,误码率性能均得到了不同程度的提升.     

具有接近容量限性能的可有效编码的QC-LDPC码

提出了一类有限域上的非二元准循环低密度校验(QC-LDPC)码.其校验矩阵具有特殊的结构,既可以用来构造规则码,也可以用来构造非规则码;特别的,通过优化重量为2的列的域元素选取,避免了低码重码字,改善了码的距离特性.针对此类码,提出了一种有效的编码算法,可采用简单的移位寄存器电路实现.复杂度分析表明这是一类线性时间可编的码,而且存储消耗很低.利用所提出的构造方法,在不同的域上构造了4个码.仿真结果表明,与高阶调制相结合,这些码展现出接近Shannon限的性能.     

基于原模图的多码率LDPC码编码设计

该文提出了一种低复杂度消4环的LDPC码的设计方法。该方法基于原模图,运用简单的拷贝置换算法,可以适用于不同码率的LDPC码。在AWGN信道中仿真结果表明,多码率LDPC码的性能与随机码相比有一定的提高,且在一定的信噪比范围内误码性能优于PEG码。     

基于网络编码的多播网络码字构造

针对网络编码技术,提出了一种存在链路故障多播网络的码字构造方法。该方法通过对接收节点搜索大于信源发送速率 的 条离散路径,确保接收节点任意 条输入链路的全局编码向量线性无关,接收节点收到 个正确符号,避免链路故障,恢复信源信息。利用最大距离可分码已有的成果,给出不同发送速率下信源所需的最小有限域,构造最大距离可分码 生成矩阵,将其列向量作为接收节点输入链路的全局编码向量,设计网络码字,实现网络编码。     

QC-LDPC码的普适Kronecker积-逐步边增加算法

为了扩展QC-LDPC码的逐步边增加(Progressive edge-growth,PEG)算法,在分析Kronecker积和PEG基本算法的基础上,结合校验矩阵节点的度分布要求,提出了一种QC-LDPC码的Kronecker积-PEG普适算法。该算法通过引入Kronecker积实现基矩阵的构造,同时确定循环移位矩阵,进一步根据变量节点和校验节点的度分布要求完成了QC-LDPC码的设计,分析并证明了该算法的环长至少为girth-8。对算法性能进行了仿真验证,结果表明,该算法在保持QC-LDPC码低密度特征和良好误码性能的同时具有普适性。     

一种适用于ARQ系统的码率兼容IRA码

提出用不规则重复累积(IRA)码构造码率兼容码。该码由删除法和扩展法两种方法构造。扩展法由高码率IRA码为母码,以RA码为扩展子码,克服了删除法在删除率较高时性能下降的缺点。仿真结果表明,RC-IRA码在HARQ系统中的吞吐率接近码率兼容turbo码,但译码复杂度远远低于Turbo码。     

基于删扩的速率兼容LDPC码的性能研究

为了得到更好的链路自适应性能,首先给出了一类适合进行删除和扩展的QC-LDPC母码矩阵,然后通过速率兼容码构造方案实现了一系列想要得到的码率。仿真结果表明,所给的通过删扩方案得到的一系列码字具有良好的误码性能,并且,可以通过使用简单的移位寄存器电路在线性时间内编码,其解码方案亦很简单。因此,LDPC码在未来移动通信和深空通信中具有较大的发展潜力。     

光通信系统中QC-LDPC码的新颖构造方法

基于Richardson-Urbanke算法校验矩阵的结构,提出了一种适合光通信系统的具有更低编码复杂度的准循环低密度奇偶校验(QC-LDPC)码的构造方法,构造出码率高达93.7%的QC-LDPC(4288,4020)码.仿真结果表明,在误码率为10-7时,与广泛应用于光通信系统中的经典RS(255,239)码相比,QC-LDPC码可获得约1.7 dB的净编码增益,并比SCG-LDPC(3969,3720)码的净编码增益提高了约0.3 dB,距离香农限约1.3 dB,并低于随机构造的列重为3的LDPC(4288,4020)码的错误平层.     

高速码率兼容DVB-S2的LDPC译码器的FPGA实现

提出了一种基于现场可编码门阵列(field programmable gate Array,FPGA)的高速码率兼容第二代数字电视广播(digital video broadcast:second generation,DVB-S2)标准的低密度奇偶校验码(low density parity check codes,LDPC)译码器架构,通过对DVB-S2的LDPC码校验矩阵进行初等变换得到新的矩阵,由准循环(quasi-cyclic,QC)子矩阵和行变换下三角双对角子矩阵(transformation of staircase lower triangular,TST)组成。提出的译码器架构QC部分利用现阶段研究最多的准循环QC-LDPC译码器技术,而对于TST部分,只需兼容QC矩阵部分,提出的架构可以按照QC的架构而动态地改变TST的并行路数,而且分开存储TST与QC的更新消息,保证了码率兼容。基于Xilinx XC7VX485T FPGA的验证结果表明,5种码率兼容的DVB-S2 LDPC译码器,可到达时钟频率250 MHz,最大迭代次数20次,对应的译码器最大吞吐量为2.5 Gbit/s。