二位随机数发生器

本作品可以产生两位随机数。每按动一次控制按钮,就可以得到一个00～99范围内的随机数。电路简介电路原理图见图1。电路由脉冲发生器、计数器、译码/驱动电路、数字显示器和控制按钮AN组成。用4069组成的脉冲发生器产生3000Hz的脉冲信号,输送到计数器进行计数。计数器用两个4510级连组成,可在00到99之间计数。计数的结果输出到由4511组成的译码/驱动电路,驱动7段数码显示管把结果以两     

随机数发生器探讨及一种真随机数发生器实现

高质量随机数在信息安全中具有重要的应用。该文利用双重随机思想,基于真随机源对一个高质量伪随机数发生器进行参数重置,同时对该伪随机数发生器产生的随机数的特定二进制位进行采样从而获得0-1序列,将之填充到一个整数单元,归一化后作为输出。分析表明,该真随机数发生器具有良好的性能。     

并行机上的伪随机数发生器

本文讨论产生并行随机数的乘同余法递推公式及并行随机数检验方法。在Transputer并行机上模拟并行随机数产生及检验，其结果令人满意。同时给出二个处理机统计模拟试验的例子，其加速比接近于2。     

一种新的随机数组合发生器的研究

提出基于Mcrscrme Twister法和素数模乘同余法的随机数组合发生器。针对目前组合发生器理论多是对线性同余类中不同方法的组合的情况，结合两种类型的发生器的优点，得到一种新的随机数发生器。实验表明僻到的组合发生器具有相对优越的统计性质，均匀性和独立性都有很大的提高。     

指定概率的随机数发生器

本文提出了编写指定概率的随机数发生器的一个简便方法。利用这种方法,可以方便地模拟随机事件的发生,并可以指定某事件发生的概率或产生服从某种概率分布随机数序列。     

基于USB和FPGA的随机数发生器验证平台

为了方便基于FPGA实现的随机数发生器的验证与演示,以CycloneⅡ FPGA芯片EP2C20Q240C8N为核心,设计实现了随机数发生器IP核下载与测试的开发验证平台,并详细阐述了各模块的设计原理及关键技术.最后,通过下载运行随机数生成系统,对整个平台功能进行了检验.结果表明,各模块电路工作正常,平台性能稳定.     

高速伪随机数发生器的设计与实现

该文以物理噪声源和LFSR为基础,利用FPGA设计了一款高速伪随机数发生器DPFSR。这款高速伪随机数发生器既能满足密码学领域对随机数的高质量的要求,又能满足实际应用对随机数的高速度的要求,输出速率能达到上千兆bps。该文介绍了DPFSR的设计原理、安全性分析、设计参数并且给出了随机性测试结果。     

微型机上的随机数发生器与GPSS-F

产生(0,1)均匀分布随机数序列是在计算机上研究概率随机问题的必要条件。本文介绍了在微型机(IBM-PC)上实现的二种均匀分布随机数发生器及其在离散事件仿真语言 GPSS-F 中的应用。通过标准题验算,得到了与在大机器上仿真同样的精度。从而为微型机上研究“概率模型”提供了有效手段。     

标志判别前缀码及图形信息压缩

标志判别前缀码是限定变长码,兼有哈夫曼码和定长码的优点。用于对图形的行程码进行二次压缩,实际压缩率平均达37.7％。本文阐述的是实现这一编码的方法。     

Random number generator for the Birnbaum-Saunders distribution

The Birnbaum-Saunders distribution has been shown to be the failure time distribution for fatigue failure in particular and for stochastic wear-out failure in general. In this paper, the random number generator for Birnbaum-Saunders distribution is addressed. In testing the proposed approaches several large samples were generated with various combinations of the paramenters. The probability plot is further applied to check the goodness-of-fit of each sample.     

基于数模混合的真随机数发生器

提出了一种数模混合的真随机数发生器设计方案,利用RC电路充放电时间的不稳定性作为随机噪声源,并采用8个噪声源模块并行工作.8个噪声源模块产生的16比特随机数经由模加、异或、移位和反馈组成的算法处理后输出8比特分布均匀、相互独立的随机数,同时为了方便外部应用,设计了串并行输出单元.将整个真随机数发生器在Spectre模拟器下进行了仿真与测试,结果表明,随机数生成速率为3.2MHz,且能够通过FIPS140-2的随机性检测.     

迭代函数系统IFS随机分形的生成方法

研究了迭代函数系统IFS随机分形的构造问题,在对已有几种方法分析的基础上,提出了基于概率分布随机和生成元随机的方法.通过引入随机因素对带概率的IFS的伴随概率集作随机化处理,使得伴随概率呈随机分布,在逐次迭代计算过程中对系统生成元进行随机演变,实现IFS随机分形的计算机生成,并以树木模拟为实例展示了所给方法的模拟效果.最后指出了随机分形生成仍需要进一步深入研究的问题.     

基于MT发生器的车辆生成模型构建与仿真

针对交通流仿真技术中广泛使用的线性同余发生器在周期长度和随机性方面的不足,引入MT随机数发生器,通过性能评价验证其优越性,然后在空闲和拥挤两种交通状态下,基于MT发生器产生的随机数,应用不同的随机分布构建相应的随机发车模型。在VC环境下开发车辆生成程序进行仿真实验,将仿真数据与实测数据进行对比分析,结果表明,基于MT发生器的随机发车模型更好地逼近了实际交通状态。     

Combining random generators by group operation

In this article, we show that combining random generators by group operation improves the statistical properties of the composite. It gives an effective way of finding random generators more and more close to the uniform. Moreover, we obtain an effective estimation of the speed of convergence to the uniform generator.     

Register allocation in a pattern matching code generator

Register allocation in a pattern-matching code generator is discussed, and a strategy for the allocation of registers is presented. The strategy is suitable for code generators that perform no data-flow analysis, but do perform common subexpression analysis. An implementation of the strategy has produced high quality code.     

无线传感器网络低功耗真随机源设计

针对无线传感器网络(WSNs)密码安全应用过程中的低功耗需求和无线传感器网络节点集成微型化的趋势,提出一种新的真随机源设计方法用于生成高质量密钥来保证密码算法安全性。该方法基于概率计算单元构建斐波那契振荡随机源。由于概率计算单元工作状态在MOS管的亚阈值电流区,工作电流小使得设计功耗极低。同时,防止电路停振,设计概率信号放大单元保证随机振荡正确性。本设计在中芯国际SMIC 0.13μm工艺下进行仿真验证,所产生的真随机序列性能良好。与基于数字逻辑门的振荡真随机源相比,功耗减小1000倍,面积也有明显减小,适合应用于无线传感器网络之中。     

Rijndael分组密码的伪随机数发生器

提出了一种基于Rijndael分组密码的伪随机数发生器,称为Rijndael PRNG。安全性分析、伪随机特性测试以及相空间重构分析表明,Rijndael PRNG具有方法简单、安全性高、伪随机性能良好、硬件实现容易等特点,为实际应用提供了一种新的伪随机数发生器方案。     

Polynomial pseudo-random number generator via cyclic phase

Fast and reliable pseudo-random number generator (PRNG) is required for simulation and other applications in scientific computing. In this work, a polynomial PRNG algorithm, based on a linear feedback shift register (LFSR) is presented. LFSR generator of order k   determines a 2^k−1$2^k-1$ cyclic sequence period when the associated polynomial is primitive. The main drawback of this generator is the cyclicality of the shifted binary sequence. A non-linear transformation is proposed, which eliminates the underlying cyclicality and maintains both the characteristics of the original generator and the feedback function. The modified generator assures a good trade off between fastness and reliability and passes both graphical and statistical tests.     

A mechanically verified code generator

We describe the specification, implementation and proof of correctness of a code generator for a subset of Gypsy 2.05. The code generator is specified in the Boyer-Moore logic; its proof is fully machine-checked using the Kaufmann-enhanced Boyer-Moore theorem prover. Our code generator sits atop a stack of verified system components providing a prototype development environment for constructing highly reliable application Programs.