基于ARM和DSP架构的多处理器高速通讯协议设计

本文相当深入地介绍了一种基于多处理器之间的高速通讯机制，该机制并且已在实践中得到商业化的应用。希望本文也能对正在开发类似产品的人员起一定的提示作用，加快相关产品的研发。     

基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

基于FPGA的高速收发器研究与设计

在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分.解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能.     

基于FPGA实现高速串行链路数据恢复的方法

为解决高速串行链路数据时钟异步时数据恢复问题.提出了基于FPGA的高速申行链路数据恢复方案,设计了本地时钟与锁相环输出时钟组成的混合时钟城,阐述了在不同相位高速申行数据采样原理与采样过程,分析了采样位2判决原理与数据有效判别方法,实现了高速申行链路数据的恢复;通过逻辑仿X与试验验证,在时钟速率与数据速率不同的情况下,该方法能够有效恢复申行数据,数据速率可达400Mb/s,在数据通讯领域有广泛应用前景.     

基于FPGA的多通道高速波形发生器设计

为了产生多通道的高速信号,波形发生器以FPGA为核心,结合高速高精度数模转换器和高速运算放大器,采用DDS技术来实现高速信号的产生。波形发生器采用PCI总线与上位机进行通信,上位机通过发送控制命令改变波形发生器输出信号的种类、频率、相位。波形发生器还可以进行AM调制、FM调制、ASK调制、PSK调制和FSK调制等。     

基于FPGA的高速数据采集系统接口设计

以基于新一代FPGA——Xilinx Ⅱ—PRO的高速数据采集系统为例,详细介绍LVDS和LVPECL接口匹配设计和高速串行RocketIO技术的实现,并对高速数传系统的输入输出接口的不同实现方式进行分析,给出系统解决方案。     

基于FPGA的ECC算法高速实现

椭圆曲线密码体制(Elliptic Curve Cryptosystem,ECC)是目前已知的所有公钥密码体制中能提供最高比特强度(strength-per-bit)的一种公钥加密体制。研究椭圆曲线密码算法的芯片设计有较大的研究价值和实用价值。本文在深入研究椭圆曲线加解密理论基础上,使用Verilog硬件描述语言实现了一种ECC加密算法,具有高速低功耗的特点。     

基于ARM9的高速PCB板设计技术研究

本文以基于ARM9微处理芯片和实时嵌入式操作系统WinCE设计的高速可靠数据单向通信系统为背景,针对数据单向传输过程中可能出现的误码问题,仅讲述如何采用合理的PCB布局布线方法来改善。根据实际经验,优化了高速PCB板设计遵循的原则,经过测试系统得到较好的通信信道数据及时钟的波形图,设计的产品已批量生产。     

基于FPGA的高速流水定点乘法器的设计

目前,多数定点高速乘法器的速度都在百兆以下.在比较各种定点乘法器的基础上,提出了一种基于Xilinx的Virtex FPGA系列器件的快速流水定点乘法器的实现方法,可将乘法速度提高至150MHz以上,大大提高了运算速度.文中以24×24位乘法器为例,给出了VHDL代码与综合仿真布线结果.此乘法器已应用于工程实践中,并且收到了良好的效果.     

一种基于Automation的数据共享方法

本文提出了一种基于共享自动化服务器的应用程序间共享数据的方法,该方法利用ActiveX定义的运行对象表(ROT)建立共享服务器,实现客户程序间的数据通讯。本文还讨论了共享服务器对象的生命期问题。     

基于FPGA的高速信号采集板卡的设计

传统模拟信号采集板卡的低通信速率已成为高性能飞控测试系统功能的"瓶颈",针对这一问题,设计了一种以FPGA为核心的总线型高速数据采集板卡.板卡中信号调理电路有效抑制了模数转换中的零点温度漂移等问题,专用的模数转换芯片提高了采集精度.BLVDS总线与Modbus协议的应用使板卡具有模块化、网络化的功能.设计过程中充分利用...     

基于FPGA的高速数据采集系统设计与实现

设计一种基于现场可编程门阵列(FPGA)的高速数据采集系统,将AT84AD001B高速A/D转换器与Stratix II系列的FPGA作为数据采集和处理主体,并在紧凑型外部设备互连系统平台上进行性能指标测试。结果表明,该系统可实现采样率为1 GS/s的双通道和采样率为2 GS/s的单通道交替并行数据采集性能,以及带宽达到200 MHz、放大倍数达到5倍的前端模拟信号调理性能,具有模块化、坚固性、可靠性和可扩展性等特点。     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

基于FPGA的高速数据转存系统

SAR雷达前端数据采集系统速度与存储系统容量的日益提高,对数据转存系统的性能提出了更高的要求以Xilinx公司Virtex-5系列FPGA为硬件平台,基于PCI—E协议与Aurora协议提出了一种高速数据转存系统解决方案．在Aurora协议基础之上,自定义了一种可靠的帧格式;利用双口RAM对数据进行缓存,以乒乓方式操作,确保了在输入、输出数据传输速率不匹配情况下数据传输的稳定性与可靠性：转存系统与PC通过PCI-E总线进行通信,命令交互采用PIO模式,图像与列表数据传输采用DMA模式．经实际测试,该方案能够满足某型号SAR雷达系统对高速数据转存的要求．     

基于FPGA的高速流水定点乘法器的设计

目前,多数定点高速乘法器的速度都在百兆以下。在比较各种定点乘法器的基础上,提出了一种基于Xilinx的Virtex FPGA系列器件的快速流水定点乘法器的实现方法,可将乘法速度提高至150MHz以上,大大提高了运算速度。文中以24×24位乘法器为例,给出了VHDL代码与综合仿真布线结果。此乘法器已应用于工程实践中,并且收到了良好的效果。     

基于CPLD和AD9248的高速采集系统的设计与实现

设计了一个基于AD9248和CPLD的高速数据采集系统,通过CPLD实现的状态机来控制AD9248的采样,同时把采样数据实时地转存到由SRAM组成的本地大容量存储器中.整个数据采集系统可实现双路信号的50M以上实时采样.     

基于FPGA的高速多路数据采集系统的设计

介绍了基于FPGA的高速多路数据采集系统的设计和实现过程。将该系统应用于电力机车可控硅整流装置实时监测系统中，该系统作为电力机车可控硅整流装置实时监测系统的数据采集前端，在实际运行过程中能够对可控硅的技术状态进行确认，检测效果良好。     

基于PCI总线的超高速数据采集系统的设计与实现

研究了PCI计算机总线超高速数据采集与DSP系统的设计与实现。系统采用PCI总线及I，Q支路双通道设计，通道采样率均为500MHz，系统存储深度为2MB,中央处理器采用高速DSP TMS320C6202，时序和逻辑电路由E－PLD实现。实际测试结果表明，系统工作正常，证明系统原理与硬件设计是成功的。     

面向物联网的高速数据交换节点设计方法

针对当前高速数据交换节点设计方法存在功耗高、整体性能低下的问题,提出一种新的面向物联网的高速数据交换节点设计方法.设计了节点所处物联网的拓扑结构,并分析设计了调制模块、码字相加模块和解调模块.令每个和高速数据交换节点的IP模块经输入端口与输出端口和交换节点相连,在各输入端口处设置一个缓冲队列,通过调制模块读取数据,传输至码字加法器模块进行加法运算,将计算结果发送至各个解调模块进行处理后,把数据传输至目的IP模块.通过码分多址技术实现高速数据交换节点的软件设计.实验结果表明,所提方法带宽使用率高、传输速度快、响应能力强.     

多通道快速数据栈区的设计

利用在系统可编程逻辑器件ispLSI6192芯片构造 4个双向并独立的 12 8× 9位FIFO高速数据存储栈区 (FIFO) ,并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加 1计数器 ,同时利用该芯片的门阵列建立FIFO控制逻辑 ,控制逻辑分别对 4个FIFO栈区进行读写管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率