共查询到20条相似文献,搜索用时 671 毫秒
1.
在此介绍了小数分频锁相频率合成器的相关理论。设计一个带宽为580 MHz、杂散抑制度≤-60 d Bc、相位噪声≤-85 d Bc/Hz@10 k Hz的C频段宽带低杂散频率合成器。利用双环锁相频率合成技术和小数分频锁相技术,实现了宽带、低杂散的锁相频率合成器的设计。最后经过测试近端杂散指标≤-60 d Bc,远端杂散指标≤-70 d Bc,偏移10 k Hz的相位噪声为-89.95 d Bc/Hz,技术指标都优于设计要求。 相似文献
2.
介绍了一种基于小数分频锁相技术的X波段频率合成器的设计方法。该频率合成器采用了内部集成VCO的锁相芯片进行电路设计,可在8.45~9.55 GHz频率范围内实现任意步进点频输出,并可实现大带宽线性调频信号输出,具有低相位噪声、大带宽、高集成度、小体积、低功耗和低成本等优点。最后给出了频率合成器的测试结果,包括信号的频谱测试图、跳频时间测试曲线和相位噪声测试曲线等。 相似文献
3.
4.
基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。 相似文献
5.
6.
现代频率合成中的锁频环实验研究 总被引:1,自引:1,他引:1
压控振荡器(VCO)是合成器中的关键器件之一,其噪声特性直接影响合成器的相位噪声和环路动态特性。在锁相合成器中,特别是宽带合成器中,对VCO采用附加锁频环进行稳频控制,明显地优化了合成器载频中远区的相位噪声,锁频环已成为先进合成器的关键技术。该文描述了锁频环(FLL)的原理,对锁频环的环路特性和相位噪声进行了理论分析,并以C波段合成器为例,给出了常规小数锁相环和小数锁相附加锁频环的实验研究结果。实验证明锁频环对优化合成器中远区相位噪声效果明显。 相似文献
7.
本文详细分析混频锁相式雷达频率合成器的各组成部分的相位噪声情况,从中得出了各环节的相位噪声对输出相位噪声的影响,并给出了系统输出的总相位噪声表达式. 相似文献
8.
9.
提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环(phase locked loop,PLL)芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当. 相似文献
10.
采用Σ-Δ调制小数分频器设计的频率合成器与传统的PLL(锁相环)频率合成器相比具有明显的优越性,它可以提供宽的频率范围、极高的频率分辨率、低的单边带相位噪声以及良好的杂散性能.介绍了利用该技术实现的小数分频频率合成器的原理和设计,并给出了设计结果. 相似文献
11.
12.
针对深空测控系统高精度测量对于信道附加相噪的要求,采用直接数字频率合成(DDS)正交调制方法设计频率综合器。通过巧妙的试验和外推方法,择优选取电压型鉴相器,在锁相环相噪模型的基础上,全面分析各部分相噪的贡献,综合设计环路带宽,有效控制附加相噪,实现低相噪频综器最理想的目标,即环路带内的相噪完全由参考决定,带外的相噪由压控振荡器(VCO)决定,并采用两源互比的方法完成1 Hz极低相位噪声的测试,测试结果为-73 dBc/Hz,与设计结果完全一致。该方法对于测控站极低相噪的设计具有一定参考价值。 相似文献
13.
为提高锁相环的相位噪声性能,本文设计了一种级联式偏置锁相环来实现宽带低相噪频率合成器,通过理论分析得到其相位噪声模型,证明了该技术能够有效地降低锁相环路中鉴相器的噪声基底,并且混频交互调产生的所有杂散可由环路滤波器抑制,从而将窄带高频谱纯度信号扩展为宽带高频谱纯度信号。基于该技术提出了2GHz ~5GHz 的低相噪宽带频率合成器方案,并对其相位噪声指标进行了分析。理论与实验结果表明,相比于传统的小数分频式锁相环方案,该方案的带内相位噪声有明显改善。 相似文献
14.
15.
介绍了相位噪声指标在数字电视中的重要性,分析了QAM调制器中相位噪声的来源,并以BARCO公司的QAM调制器为例,提出了通过选择高性能、低相位噪声的压控振荡器、频率合成器,设计滤波特性好、带宽合适的环路滤波器来实现低相位噪声数字电视QAM调制器的方法. 相似文献
16.
17.
Ku波段宽带低噪声雷达频率源的研制 总被引:1,自引:1,他引:0
介绍一种低相噪、低杂散、宽带的雷达频率合成器方案的设计和实现,该方案采用超低相噪模拟锁相环芯片,并采用双环环内下混频结构,通过对环路滤波器的精心设计,大幅度改善相位噪声和杂散性能。给出设计过程及测试结果。实验证明该方案是成功的,达到的主要技术指标为:输出频率12.8~14.8 GHz,相位噪声-90 dBc/Hz@1 kHz,杂散-55 dBc,步进间隔50 MHz。 相似文献
18.
19.