卷积交织器和解交织器的VHDL设计和FPGA实现

介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术——卷积交织器和解交织器的原理，并在此基础上提出了一种VHDL设计和FPGA实现方案，给出了具体的实现方法，该方法具有实现简单和占用资源少的优点。     

基于FPGA的前向纠错算法

研究数字音频无线传输中的前向纠错(FEC)算法的设计及实现,对前向纠错中的主要功能模块,如RS编解码、交织器与解交织器等给出基本算法及基于现场可编程门阵列(FPGA)和硬件描述语言的解决方案.选用硬件描述语言VerilogHDL,在开发工具QuartusⅡ4.2中完成软核的综合、布局布线和汇编,在Modelsim中进行时序仿真验证,最终下载到开发板中进行电路验证及测试.     

DVB—S中的前向纠错编码

本详细分析了ＤＶＢ－Ｓ中的（Ｒ－Ｓ）编码和纠错,卷积交织,删除型卷积码的编码和Ｖｉｔｅｒｂｉ译码。中删除型卷积的编码和Ｖｉｔｅｒｂｉ译码方法均用计算机模拟运算进行了验证。     

OTN中前向纠错技术的FPGA实现

随着光纤传输信息量的增加,前向纠错技术(orward Error Correction,FEC)对超长距离、高速率传输中光纤的色散和非线性效应有良好的改善作用。本文介绍了OTN概念及FEC编译码的实现原理,并在RS算法原理及G.709协议基础之上,设计了OTN中FEC的编译码器的FPGA实现方案。最后使用ModelSim与Matlab相结合的方法对该编译码器进行调试、仿真、验证。     

MPEG-2视频系统纠错编解码的FPGA实现

针对MPEG-2传输流,提出了在通信信道传输时结合交织的纠错编解码方案,并完成硬件实现.纠错编码部分包括RS码、卷积交织和增信删余卷积码,采用硬件描述语言VHDL作设计输入,使用现场可编程门阵列FPGA实现.纠错解码部分主要采用专用解码芯片实现.结合了纠错技术的MPEG-2视频系统使传输误码率从10-2～10-3降低到10-7～10-8,该系统已经应用于实时监控中,性能良好.     

高速率DWDM海底光纤通信系统中的前向纠错编码技术

介绍了高速率DWDM海底光纤通信系统中所使用的前向纠错编码技术,对不同的超强纠错编码技术进行了分析和比较。有试验数据表明,超强纠错编码技术比ITU-T建议G.975和G.709中定义的前向纠错编码——RS(255,239)码的纠错能力更强。     

OTN的前向纠错技术

介绍了应用于光传送网中的前向纠错技术的发展。从第一代ITU—T的标准FEC、第二代增强型FEC,到PMC—Sierra公司最新研发的、针对40／100Gbit／s光传送网应用的第三代SwizzleFEC,并讨论了第三代FEC的技术创新和性能比较。     

一种交织器和解交织器的FPGA电路实现

交织和解交织是组合信道纠错系统的一个重要环节,交织器和解交织器的实现方法有多种。本文利用Altera公司开发的Quartus软件平台和仿真环境,设计一种交织器和解交织器FPGA电路单倍实现的方法,并分析该电路实现的特点。 外交织的基本原理 实际信道中产生的错误往往是突发错误或突发错误与随机错误并存,如果首先把突发错误离散成随机错误,然后再去纠随机错误,那么系统的抗干扰性能就会进一步得到提高。交织器的作用就是将比较长的突发错误或多个突发错误离散成随机错误,即把错误离散化。交织器按交织方式可分为交织深度固定的交织器(如分组交织器和卷积交织器)和交织深度不断变化的随机交织器;按交织对象可分为码元交织器和码段交织     

浅谈前向纠错

在使用卫星数字接收机接收卫星数字电视信号时,要根据所接收卫星数字信号的传输参数,对卫星数字接收机进行必要的参数设置。在这些参数中,对前向纠错(FEC)一值,有些要设置为1/2,有些则需设置为2/3或3/4,个别的要设置为5/6或7/8。这是为什么呢?这要从传输系统的误码现象说起。     

DVB-C解交织器的FPGA实现

本文分析了卷积交织和解交织的基本原理,然后采用Altera的FPGA器件,用RAM分区循环移位法来实现解交织器。无论从理论上,还是从计算机仿真和综合结果上来分析,都可以看出用这种方法来实现DVB-C解交织器能有效地节省硬件资源。     

基于USB通信的FPGA高速数据采集系统

为了解决高速数据采集以及数据传输问题,设计了基于USB通信的FPGA高速数据采集系统。方案以FPGA为控制核心,实现A／D控制、数据缓存双口RAM和控制CY7C68013A三个功能。系统采用VerilogHDL语言,通过ISE软件编程控制多个AD7356同时进行数据采集,将采集所得数据存入双口RAM,控制CY7C68013A将数据通过USB总线上传到PC机。系统进行实测实验表明,在CY7C68013A设定为16．7Mb／s的传输速率下,系统工作正常。     

一种基于FPGA的抽取滤波器的实现与优化

提出一种在FPGA中以CIC抽取滤波器及CIC补偿滤波器实现的抽取滤波结构。该结构以时间换空间的设计思想实现,最大可能的减少了硬核乘法器数量。同时结合FPGA资源分布特点,提出了以嵌入式RAM单元为核心的实现方法,极大减少了逻辑单元消耗,优化了资源分配,以最合理的资源消耗,实现了很高的滤波性能。     

基于FPGA的TS OVER IP模块的实现方法

TS流（传输流）主要用来传输数字电视的视频节目、音频节目和一些用户信息,它是以包的方式存在的,一个包一般为188或204字节。IP是英文IntemetProtocol（因特网协议）的缩写,以下所说的IP主要是指以太网络和部分IP协议。TSOVERIP就是将rrS流在以太网上传输,并遵循一定的IP协议。主要讨论基于FPGA实现数字电视传输流（Ts）在以太网上传输模块的实现方法,并详细分析了各个子模块的具体功能与实现过程,该模块具有集成度高和配置灵活的特点。     

FFT算法的一种FPGA实现

FFT运算在OFDM系统中起调制和解调的作用。针对OFDM系统中FFT运算的要求，研究了一种易于FPGA实现的FFT处理器的硬件结构。接收单元采用乒乓RAM结构，扩大了数据吞吐量。中间数据缓存单元采用双口RAM，减少了访问RAM的时钟消耗。计算单元采用基2算法，流水线结构，可在4个时钟后连续输出运算结果。各个单元协调一致的并行工作，提高了系统时钟频率，达到了高速处理。采用块浮点机制，动态扩大数据范围，在速度和精度之间得到折衷。模块化设计，易于实现更多点数的FFT运算。     

Turbo码交织器的等差错保护研究

Turbo码具有近Shannon限的突出纠错能力,是一种高性能的信道编码。文中分析了一般交织器的设计规则和进行Turbo码编码时存在的等差错保护问题。在此基础上,针对分组交织器提出了沿交织矩阵主对角线循环的信息写入机制,对于s 随机交织器增加了随机索引地址生成的约束条件,最终得到了两种具有等差错保护功能的Turbo码交织器。仿真结果表明,改进的交织器明显改善了Turbo码的误比特率性能。     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。     

一种快速傅里叶变换算法的FPGA实现

分析了快速傅里叶变换(FFT)算法的4种典型结构,提出了一种采用按时间抽取的基2单蝶形运算单元递归结构。对一种64点FFT进行仿真验证,在Cyclone的EP1C6T144C7上实现共占用967个逻辑单元,最高频率达56.47MHz。通过降低蝶形运算单元中乘法数目和采用乒乓RAM结构,节约了硬件资源,加快了FFT运算速度。     

基于DA算法的二维DCT的FPGA实现

研究了一种采用现场可编程门阵列(FPGA)实现超高性能二维离散余弦变换(DCT)的方法。在DCT算法结构上利用了变换的可分离性和行列的可分解性采用行列分解的方法将二维DCT转换为2个串行的一维DCT实现,同时采用了基于分布算法(Distributed Arithmetic)的乘法累加结构,从而极大地减少了硬件资源需求,提高了运算速度,使图像处理的实时性得到了大幅提高。最后还给出了FPGA的实现和仿真结果。     

衰落信道上FEC设备的硬件实现方法

文中首先介绍了ＦＥＣ设备中ＢＣＨ（３１，２１）码的编码电路，然后在Ｅ．－Ｈ．Ｌｕ等所提出的新的ＢＨ码译码算法的基础上，详细介绍了ＢＣＨ（３１，２１）码译器和交织器的ＣＰＬＤ设计与实现技术。