基于DSP和FPGA的嵌入式数字直接序列扩频系统的研制

介绍了一种基于Xilinx公司的FGA(Spartan2 XC2S200)和TI公司的DSP TMS320VC5410设计的直接序列扩频收发机，其下变频后的部分，如PN码的捕获、跟踪、基带解调(去掉剩余频差)等全部采用FPGA数字实现。对PN码的捕获，采取了一种门限自适应控制的双积分滑动相关捕获方法，既大大节省了FPGA的硬件设计资源，又能使PN码的平均捕获时间足够小。经实验测试，该系统各参数完全达到设计要求。     

基于FPGA+DSP的双模兼容导航接收机设计

现有的商业化接收机由于其集成式、固化式设计已不能满足当前科研领域的研究需求,针对世界上多种卫星导航系统同时并存的状态,文章介绍了一种基于FPGA+DSP的双模兼容导航接收机系统设计方案。由天线及前端射频模块完成GPS L1和GLONASSL1频点信号的接收、下变频及A/D采样,充分利用FPGA和DSP实现接收机的基带相关运算、信号处理、导航定位解算,系统间各部分的接口设计。系统测试结果表明文章所设计的接收机具有功耗低、体积小、集成度高、可重复开发的特点。     

一种基于FPGA和DSP的ISA无线扩频网卡

介绍了一种基于现场可编程门阵列（ＦＰＧＡ）和ＤＳＰ技术的ＩＳＡ无线扩频网卡,论述了网卡的工作流程和其总体设计原理,分析了ＩＳＡ总线与ＦＰＧＡ的接口原理,ＤＳＰ和ＦＰＧＡ接口原理,读写时序及ＦＰＧＡ的烧录流程。该网卡可用于双机或多机间的数据通信,其理想传送距离达１０ｋｍ。     

802.11b协议的直接序列扩频的DSP实现

阐述802.11b协议的直接序列扩频的特点及其在不同传输速率下的扩频原理,针对在DSP上如何实现扩频功能、如何针对DSP的架构优化程序,减少硬件开销,提出改进的方法.     

基于FPGA实现扩频码的捕获

通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。     

基于FPGA和DSP的扩频信号发生器设计与实现

在扩频通信系统设计中,为了测试不同的扩频通信系统接收机的工作性能,经常需要改变其测试信号的参数以发射适合接收机测试使用的测试信号。通过对扩频信号产生原理的阐述,并结合Xilinx公司的Virtex-2和TI公司的TMS320C6416T硬件特点,实现了一种扩频序列可调,数据速率和码片速率可调的扩频信号和载波频率可调的的扩频信号发生器。在某数字波束形成系统接收机的测试实验中验证了这种扩频信号发生系统性能稳定可靠。     

短波扩频猝发通信系统的DSP+FPGA实现方案

本文针对短波通信中的不安全因素利用扩展频谱通信技术及猝发通信技术给出了一个DS—QPSK的扩频猝发系统实例，其信息速率可达2．4Kbps，并着重对系统的同步方案进行了分析，采用了滑动相关法来实现序列的同步，并用Matlab加以验证，仿真结果表明该方法可以达到性能要求。在上述方案的基础上，利用DSP FPGA构成的硬件平台进行了系统的实现，给出了双DSP的互通机制，实现了数据的有效收发。     

一种基于二分试探法的相干扩频快捕系统

利用辅助序列与接收PN码的线性相关性,在搜索方向判决准确的前提下,折半的查找范围对应折半的误差范围,达到应用二分法大步进缩小查找范围,从而有效的加快捕获速度,与常规步进滑动相关法相比,该捕获系统能够有效改善长PN码的捕获性能。     

基于DSP的多信道数字扩频无绳电话的设计

为解决传统无绳电话保密性差、抗干扰能力弱的固有缺陷,本文结合无绳电话的应用背景和室内语音通信的无线信道条件,提出并设计了一种基于直接序列扩频（ＤＳＳＰ）的数字无绳电话方案。该方案采用了以能用ＤＳＰ芯片为处理核心的思路,使得用软件端处理替代硬件模块得以实现,从而提高了系统的集成度和可伸缩性,且有较好的经济性。     

基于DSP的直接序列扩频信号中窄带干扰的抑制算法及实现

直扩系统的抗干扰能力由其处理增益决定,当其处理增益不足以对抗强干扰时,则需寻找其他干扰抑制来提高系统性能。本文研究了一种直扩信号的干扰抑制算法,对其工作原理进行了分析,给出了干扰复制和门限算法,并讨论了其中的非线性运算的DSP实现问题。     

动态环境下数字化DS/BPSK接收机捕获电路

提出了一种全数字化扩频序列捕获电路,建立了接收机动态环境下捕获电路的数学模型,分析了多普勒频移、伪码相位差和信号载噪比对电路捕获性能的影响.提出了一种提高电路捕获性能的改进方案.分析表明改进后的捕获电路具有检测概率高和虚警概率低的特点,可有效地缩短电路的平均捕获时间.     

基于FPGA实现PN码快速捕获方案的设计

文章基于离散时间信号处理的分析方法,对多普勒频移影响PN码的性能进行了讨论。详细分析了部分数字相关器与FFT结合的频响特性并进行了系统仿真。在此基础上,提出了对存在较大多普勒频移的长伪随机码系统,采用FPGA实现部分数字相关器与FFT频率校正技术相结合的伪码捕获算法,实现较短时间捕获PN码的方案。     

基于FPGA和DSP的多路同步数据采集系统设计

为了满足对开关电源实时测量的应用需求,设计了一种基于FPGA和DSP的多路同步实时数据采集系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口等模块的控制,同时利用DSP进行高速数据运算和处理;文中给出了系统硬件原理框图,并结合系统的设计方案对其中的主要功能模块进行了阐述;该多路同步数据采集系统具有实时性强、集成度高、扩展性灵活等特点。     

WCDMA系统基带处理的DSP+FPGA实现方案

本文在分析WCDMA系统基带处理方案的基础上,结合DSP和FPGA性能的比较,提出了一种在性能、灵活性和性价比上都比较理想的DSP+FPGA基带发送的实现方案。     

基于FPGA的PN码捕获的设计及实现

PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。     

基于FPGA+DSP的超分辨率成像系统设计

针对异型传像光纤束成像的算法结构,介绍了一种以TI公司高性能DSP(TMS320DM642)和Xilinx公司150万门级FPGA(XC3S1500)为核心处理器的超分辨率成像系统.在该系统中,作为系统核心的DSP承担目标图像合成算法,而FPGA则负责如图像格式转换等预处理工作.     

基于DSP+FPGA多通道单端/差分信号采集系统

介绍了一种基于DSP+FPGA的平台,主要利用ADS8517AD转换芯片构成的具有32路单端通道或16路差分通道的信号采集存储系统,该系统通道可以选择切换,且采样率也可以改变,具有较强的灵活性。     

软判决多步法相关攻击在PN码快速捕获中的应用

针对非协作接收的扩频通信系统,低信噪比情况下长周期且生成多项式抽头数较多的扩频码的快速捕获问题一直是研究的重点和难点。本文借鉴密码学中密钥攻击基本思想,提出一种基于软判决多步法快速相关攻击的长周期扩频码快速捕获新算法。通过将PN序列看成线性分组码,将序列相位捕获看成线性分组码的解码,采用软判决方法进行分步串行译码,充分利用序列本身的软信息,实现低信噪比情况下长周期扩频序列的快速捕获。理论分析和仿真结果表明本文算法与多项式抽头个数无关,具有较好的捕获性能,能够在低信噪比下稳定工作;与硬判决相关攻击方法相比,本文算法大约有3.5dB以上的性能提升。      

伪码测距中码跟踪环的FPGA实现

码跟踪环的设计是伪码/载波相位联合测距系统的一个关键环节.分析了伪码跟踪环路的结构,利用查表法、二阶环路分别对NCO和环路滤波器等关键部分进行了设计,并给出了相应的电路结构.系统仿真与FPAG片上测试结果表明,实现了伪码准确、实时跟踪,跟踪到的伪码相位误差小于载波相位的周期长,设计的跟踪环具有一定工程应用价值.     

大频差长地址码扩频系统快速捕获方案的设计与实现

该文基于离散时间信号处理分析了多普勒频移对捕获性能影响的表达式,给出部分匹配滤波器与FFT结合方案的原理。针对大频差长地址码扩频系统快速捕获问题,提出一种采用部分匹配滤波器与FFT结合算法的实现方案,在考虑捕获性能与实现复杂性间的折衷上,具有很好的灵活性。该方案应用FPGA与DSP芯片配合实现,应用结果表明该方案在移动卫星通信和直扩抗干扰通信中具有很好的应用前景。