PNG图像解码中高速Huffman解码器的设计

改变以往PNG图像中Huffman解码器的软件实现方式,将PNG图像中Huffman解码器用硬件实现,加速PNG图像解码.研究了Huffman解码器在专用集成电路中的实现问题,以PNG图像中的Huffman解码为研究对象,在研究码表的特点和压缩数据的基础上设计出高速的Huffman解码电路.实现的Huffman硬件解码器经EDA工具测试和MATLAB验证,可以完全无失真地解码PNG图像.     

GIF图像硬件解码的低功耗设计

针对GIF图像数据使用的可变长度编码的LZW压缩算法,讨论了GIF图像解码的硬件实现方法,在硬件设计中通过减少读写RAM的次数来降低解码功耗.实现的GIF图像硬件解码器经EDA工具测试和MATLAB验证.可以完全无失真地解码GIF图像.     

PNG的硬件解码加速设计

讨论PNG图像解码的硬件实现方法,针对PNG文件的图像数据使用的LZ77和Huffman两种无损压缩算法,提出一种补充码表的方法实现快速的硬件解码,并采用较优的软硬件协调机制,在节省功耗的前提下实现PNG硬件解码的加速设计.该设计经Modelsim 6.3仿真测试和Matlab工具比较验证,证明可以完全无失真地恢复PNG图像.     

PNG硬件解码的加速设计

本文研究了PNG图像解码的硬件实现方法,针对PNG文件的图像数据使用LZ77和Huffman两种无损压缩算法,在设计上采用补充码表的方法实现快速的硬件解码,并采用软硬件协调机制,在降低功耗的同时实现PNG硬件解码的加速设计.本设计经EDA工具测试和验证,可以完全无失真的恢复PNG图像.     

AVS视频解码器中VLD模块的硬件设计

AVS是我国自主制定的音视频编码技术标准。提出一种新的适用于AVS视频解码的变字长解码(VLD)结构,重点研究AVS变字长码的特点,通过合理的码字分割解决码字的存储问题,采用桶式移位器,使得每个时钟能处理1个码字。采用Verilog语言进行设计、模拟,并通过了FPGA验证。采用0.18μm CMOS工艺库综合,在50 MHz的时钟频率下工作时电路规模达到1.6万门左右。     

H.264解码器IT、IQ模块的硬件实现结构

H．264视频编码标准有压缩效率高、稳定性好的特点，适合于无线通信和数字电视的应用．这些应用很多用多媒体SoC的方式实现H．264解码器。本文根据H．264的特点，提出一种硬件实现结构，用了流水线、并行处理及组件共享等设计方法，能完成对H．264中各种宏块元素逆量化(IQ)和逆变换(IT)操作?     

MPEG-2视频解码及硬件实现

本文简明介绍了MPEG-2的系统结构及系统流的解码，着重分析了视频解码器的功能原理及其实现方案，并就视频解码芯片CL9100的功能作一些介绍。     

AVS视频硬件解码器运动补偿单元的设计

本文基于音视频编解码标准AVS运动补偿部分算法。提出了一种高效的硬件结构。该设计以8×8块为基本运算单元,由运动向量MV计算、参考像素读取及像素插值3级流水线结构组成,并采用VerilogHDL语言完成了硬件设计,实验数据表明本设计能够完全满足AVS高清视频实时解码的要求。     

音频专用DSP核的硬件循环设计

介绍了一个音频专用DSP核的硬件循环设计.该设计能实现单条指令和多条指令的硬件循环,并且由同一个电路实现,具有相同的指令格式,并支持最多4重嵌套的硬件循环.基于FPGA开发平台进行实验验证,结果表明,该设计能够正确高效地实现循环操作,为音频专用DSP核实现音频解码提供必要的支持.     

一种高效哈夫曼解码器的设计与实现

本文介绍了一种高效、高速哈夫曼解码器的设计与实现。这种解码器的解码算法是建立在一种对哈夫曼树结构的特殊分类的基础上的。这种方法极大地降低了存储哈夫曼表所用的存储器大小,并且提高了查找的速度。     

基于硬件实现和分组授权的CA设计与实现

针对目前数字电视条件接收系统的安全隐患和黑客的攻击手段,设计并实现了一种全新的CA系统。将密钥管理和加解密做进芯片内部,完全由硬件实现,代替了原来智能卡的功能,把原来暴露给黑客的弱点全都隐藏起来,并且通过分组授权和主动防御进一步提高其安全性。这种设计有可能成为下一代CAS的设计模型。     

高速Huffman解码器设计与实现

本文设计了一种新的Ｈｕｆｆｍａｎ解码器的算法，它不仅能够减少常规算法对存储空间的要求，更为重要的是它能够在一个进钟节拍中和多个数据，具有明显的优点，最后以ＪＰＥＧ为例描述了它的ＶＬＳＩ实现方案。     

MP3／AAC解码器中Huffman硬件加速器设计与实现

Huffman解码是感知音频解码过程的重要部分。软件实现Huffman解码运算,计算速度慢、功耗高,采用硬件实现的方法,设计并实现了一个兼容MP3与AAC标准的Huffman解码硬件加速器。采用十六叉树搜索算法．在存储空间增加不大的情况下,有效减少了Huffman码字的搜索深度,简化寻址操作,加快了搜索速度。通过直接外设访问的接口设计,该硬件加速器还可快速进行音频码流的数据读取。在XilinixFPGA上的功能和性能验证表明。该Huffman硬件加速器可成功应用于MP3和AAC解码器。     

基于XScale平台的MPEG-4 AAC解码器Huffman算法优化

Huffman算法的实现是MPEG-4 AAC解码的一个关键部分,它在整个解码算法中占有很大的运算比重和内存开销。讨论了不同的Huffman解码算法及其改进,结合AAC解码器不同码表的特点,针对XScale处理器选择了其合适的Huffman解码算法,并对每种选择的算法从提高解码效率、减少内存开销的角度进行了优化．达到了理想的效果。     

基于BT.656的电视视频硬件解码的分析与实现

根据ITU-R BT.656电视视频编码原理,通过硬件解码的方式将每一帧视频图像的有效数据提取出来后传送给播放器显示.同时在保持视频不失真的前提下将视频有效数据按照一定的比例规格进行过滤,最终实现按比例缩小视频的目的.这种通过硬件解码的处理图像方式既能按比例缩小视频尺寸又能节省CPU的占用率,能很好的适应电视系统在手机等小屏幕视窗的数码产品的需求,具有广大的市场应用前景.     

基于FPGA的数字高清晰度电视视频解码器的设计和实现

本文介绍了一个能实时解码基于MPEG-2的高清晰度电视(HDTV)编码流的视频解码器的设计方案及其实现。在设计中采用大量FPGA以及能实现高速处理的并行处理技术和流水线工作方式,并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径。论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。     

AVS视频解码器中运动矢量预测的硬件设计与实现

AVS是我国具有自主知识产权的音视频编码国家标准。本文介绍了基于该标准的视频解码器中运动矢量预测模块的硬件设计与实现。本文采用流水线加并行的处理方式,在满足速度指标的要求下有效地减小了逻辑电路结构的面积,且完全满足高清实时解码要求。     

多标准视频解码器运动补偿存储架构设计

设计了一种适用于多标准视频解码器的存储架构,采用并行多级流水线用以实现AVS,MPEG-2,H.264标准中不同模式的图像预测计算,缓存机制避免了频繁访问外部存储器SDRAM,提高了运动补偿计算性能,减少了计算周期。使用90 nm的CMOS工艺库,在135 MHz的工作频率下综合,电路规模为45 kgate(千门)左右,处理一宏块需要大约520个时钟周期,结果表明该设计满足高清视频处理的要求。     

AVS解码帧内预测器的硬件设计

AVS是我国具备自主知识产权的数字音视频编解码技术标准,而帧内预测是技术标准中的一个关键组成部分.文中分析阐述了帧内预测技术的原理和算法,并根据流水线、并行及资源复用等设计思想,提出了帧内预测器的硬件设计结构和实现方案,及各个子模块的硬件设计结构和算法实现单元.最后通过仿真,验证了其正确可行性.     

H．264视频解码器中指数哥伦布的硬件实现

H.264是具有极高压缩率、较好的IP和无线网络信道适应性的最新视频编解标准,本文研究了其中的指数哥伦布解码的算法以及其中解码的硬件实现方式。在实际芯片设计过程中,可以根据不同的性能指标要求来选择合适的硬件电路。