非晶ErAlO高k栅介质薄膜的制备及性能研究

采用射频磁控溅射法在p型Si(100)衬底上成功制备了非晶Er2O3-Al2O3(ErAlO)栅介质复合氧化物薄膜。研究了ErAlO薄膜的结构及电学特性。XRD测量显示,ErAlO薄膜具有良好的热稳定性,样品经过900℃氧气氛退火30 min后仍保持非晶态结构。AFM照片显示,其表面粗糙度小于0.2 nm,平整度良好。ErAlO栅MOS结构在氧分压为1%时,薄膜的有效相对介电常数为9.5,外加偏压(Vg)为–1 V时样品的漏电流密度为7.5×10–3 A/cm2。非晶ErAlO薄膜是一种很有希望取代SiO2的新型高k栅介质候选材料。     

3-6nm超薄SiO2栅介质的特性

采用栅氧化前硅表面在H2SO4/H2O2中形成化学氧化层方法和氮气稀释氧化制备出3.2、4和6nm的SiO2超薄栅介质,并研究了其特性.实验结果表明,恒流应力下3.2和4nm栅介质发生软击穿现象.随着栅介质减薄,永久击穿电场强度增加,但恒流应力下软击穿电荷下降.软击穿后栅介质低场漏电流无规则增大.研究还表明,用软击穿电荷分布计算超薄栅介质有效缺陷密度比用永久击穿场强分布计算的要大.在探讨软击穿和永久击穿机理的基础上解释了实验结果.     

3—6nm超薄SiO_2栅介质的特性

采用栅氧化前硅表面在 H2 SO4/ H2 O2 中形成化学氧化层方法和氮气稀释氧化制备出 3.2、 4和 6 nm的 Si O2超薄栅介质 ,并研究了其特性 .实验结果表明 ,恒流应力下 3.2和 4nm栅介质发生软击穿现象 .随着栅介质减薄 ,永久击穿电场强度增加 ,但恒流应力下软击穿电荷下降 .软击穿后栅介质低场漏电流无规则增大 .研究还表明 ,用软击穿电荷分布计算超薄栅介质有效缺陷密度比用永久击穿场强分布计算的要大 .在探讨软击穿和永久击穿机理的基础上解释了实验结果     

超薄Si3N4/SiO2(N/O) stack栅介质及器件

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究.结果表明,同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者.在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μm的CMOS器件,器件很好地抑制了短沟道效应.在Vds=Vgs=±1.5V下,nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μm和-281.3μA/μm,对应Ioff分别是8.3nA/μm和-1.3nA/μm.     

Er2O3单晶薄膜的生长及Er2O3/Si异质结的能带偏移

利用分子束外延方法在p型Si(001)和Si(111)衬底上,在700℃0.93mPa的条件下实现了Er2O3单晶薄膜的生长.薄膜的结晶情况依赖于薄膜的生长温度和氧气压.较低的温度和氧气压下在薄膜内易生成硅化铒,薄膜也趋于多晶化.还利用光电子能谱对Er2O3/Si异质结的能带偏差进行了初步的研究.     

Er2O3单晶薄膜的生长及Er2O3/Si异质结的能带偏移

利用分子束外延方法在p型Si(001)和Si (111)衬底上，在700℃ 0.93mPa的条件下实现了Er2O3单晶薄膜的生长.薄膜的结晶情况依赖于薄膜的生长温度和氧气压.较低的温度和氧气压下在薄膜内易生成硅化铒，薄膜也趋于多晶化.还利用光电子能谱对Er2O3/Si异质结的能带偏差进行了初步的研究.     

Al2O3栅介质的制备工艺及其泄漏电流输运机制

利用室温下反应磁控溅射结合炉退火的方法在P-Si(100)衬底上制备了Al2O3栅介质层,研究了不同的溅射气氛和退火条件对Al2O3栅介质层物理特性的影响.结果表明:在较高温度下N2气氛中退火有助于减小泄漏电流;在O2气氛中退火有助于减少Al2O3栅介质中的氧空位缺陷.对Al2O3栅介质泄漏电流输运机制的分析表明,在电子由衬底注入的情况下,泄漏电流主要由Schottky发射机制引起,而在电子由栅注入的情况下,泄漏电流可能由Schottky发射和Frenkel-Poole发射两种机制共同引起.     

超薄Si3N4/SiO2（N/O）stack栅介质及器件

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究．结果表明，同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较，前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者．在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μｍ的CMOS器件，器件很好地抑制了短沟道效应．在Vds=Vgs=±1.5V下，nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μｍ和－281.3μA/μｍ，对应Ioff分别是8.3nA/μｍ和－1.3nA/μｍ．     

恒压应力下超薄Si3N4/SiO2叠层栅介质与SiO2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

恒压应力下超薄Si_3N_4/SiO_2叠层栅介质与SiO_2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

Preparation of a new gate dielectric material HfTiON film

A new gate dielectric material HfTiON is deposited by reactive co-sputtering of Hf and Ti targets in N2/O2 ambient, followed by annealing in N2 at 600 ℃ and 800 ℃ respectively for 2 min. Capacitance-voltage and gate-leakage properties are characterized and compared for different anneal conditions. The results indicate that the sample annealed at 800 ℃ exhibits lower interface-state and oxide-charge densities, and better device reliability. This is attributed to the fact that the rapid thermal annealing at the higher temperature of 800 ℃ can effectively remove the damage-induced precipitation, forming a hardened dielectric/Si interface with high reliability.     

Al_2O_3栅介质的制备工艺及其泄漏电流输运机制

利用室温下反应磁控溅射结合炉退火的方法在P Si(10 0 )衬底上制备了Al2 O3 栅介质层,研究了不同的溅射气氛和退火条件对Al2 O3 栅介质层物理特性的影响.结果表明:在较高温度下N2 气氛中退火有助于减小泄漏电流;在O2 气氛中退火有助于减少Al2 O3 栅介质中的氧空位缺陷.对Al2 O3 栅介质泄漏电流输运机制的分析表明,在电子由衬底注入的情况下,泄漏电流主要由Schottky发射机制引起,而在电子由栅注入的情况下,泄漏电流可能由Schot tky发射和Frenkel Poole发射两种机制共同引起.     

外延CeO2高k栅介质层的结构及介电性能

利用脉冲激光沉积两步生长法在Si(111)衬底上制备了厚度为10～40nm的外延CeO<,2>薄膜,构建了Pt/CeO<,2>/Si MOS结构.研究了CeO<,2>薄膜的界面及介电性能,实验发现,界面处存在的电荷对MOS结构C-V特性的测量有较大影响,采用两步生长法制备的外延CeO<,2>薄膜在保持较大介电常数的同时...     

The properties of high-k gate dielectric films deposited on HRSOI

In this paper, HfO₂ dielectric films with blocking layers (BL) of Al₂O₃ were deposited on high resistivity silicon-on-insulator (HRSOI), and the interfacial and electrical properties are reported. High-resolution transmission electron microscopy (HRTEM) indicated that BL could thin the interfacial layer, keep the interface smooth, and retain HfO₂ amorphous after annealing. Energy dispersive X-ray spectroscopy (EDS) and X-ray photoelectron spectroscopy (XPS) confirmed that BL weaken Si diffusion and suppressed the further growth of HfSiO. Electrical measurements indicated that there was no hysteresis was observed in capacitance–voltage curves, and Flatband shift and interface state density is 0.05 V and −1.3 × 10¹² cm⁻², respectively.     

原位XPS分析Al2O3作为势垒层的Er2O3/Si结构

在超高真空条件下,通过脉冲激光沉积(PLD)技术制作了Er2O3/Al2O3/Si多层薄膜结构,原位条件下利用X射线光电子能谱(XPS)研究了Al2O3作为势垒层的Er2O3与Si界面的电子结构.XPS结果表明,Al2O3中Al的2p芯能级峰在低、高温退火前后没有变化;Er的4d芯能级峰来自于硅酸铒中的铒,并非全是本征氧化铒薄膜中的铒;衬底硅的芯能级峰在沉积Al2O 3时没有变化,说明Al2O3薄膜从沉积到退火不参与任何反应,与Si界面很稳定;在沉积Er2O3薄膜和退火过程中,有硅化物生成,表明Er2O3与Si的界面不太稳定,但随着Al2O3薄膜厚度的增加,其硅化物中硅的峰强减弱,含量减少,说明势垒层很好地起到了阻挡扩散的作用.     

双层复合有机栅绝缘膜漏电机理的研究

本文研究了利用旋涂法在硅衬底上制备的聚甲基丙烯酸甲酯(PMMA)和三氟乙烯-偏氟乙烯的共聚物(P(VDFTrFE))双层复合绝缘膜的漏电机理,采用这种膜的MIS器件的单位面积电容为32nF/cm2。电流-电压测试结果显示在不同的电压范围内其漏电曲线出现转折点,反映了这种膜在不同的电场下有不同的漏电机制。对实验结果拟合分析表明,在0~1V电压范围内,其漏电主要是Poole-Frenkel机制控制;在1~25V电压范围内,主要是以肖特基发射电流为主;而在35~40V的电压范围内,绝缘膜漏电流是空间电荷限制电流。     

Role of ultrathin Al2O3 layer in organic/inorganic hybrid gate dielectrics for flexibility improvement of InGaZnO thin film transistors

We investigated flexible amorphous InGaZnO (a-IGZO) thin film transistors (TFTs) on a polyimide (PI) substrate by using organic/inorganic hybrid gate dielectrics of poly-4vinyl phenol (PVP) and ultrathin Al₂O₃. IGZO TFTs were fabricated with hybrid PVP/Al₂O₃ gate dielectrics having Al₂O₃ layers of different nanoscale thicknesses, which were deposited by atomic layer deposition (ALD). The electrical characteristics of the TFTs with the organic/inorganic hybrid gate dielectrics were measured after cyclic bending up to 1,00,000 cycles at the bending radius of 10 mm. The ultrathin Al₂O₃ layer in the hybrid gate dielectrics improved the mechanical flexibility and protected the organic gate dielectric against damage during the sputter deposition of the IGZO layer. Finite elements method (FEM) simulations along with the structural characterization of the cyclically bent device showed the importance of optimizing the thickness of the Al₂O₃ layer in the hybrid gate dielectrics to obtain mechanically stable and flexible a-IGZO TFTs.     

高k纳米MOSFET的关态泄漏电流的研究

对纳米MOSFET关断态的栅电流、漏电流和衬底电流进行了模拟,指出边缘直接隧穿电流(IEDT)远远大于传统的栅诱导泄漏电流(IGIDL)、亚阈区泄漏电流(ISUB)及带间隧穿电流(IBTBT)。对50 nm和90 nm MOSFET器件的Id-Vg特性进行了比较,发现在高Vdd下,关态泄漏电流(Ioff)随IEDT的增加而不断增大,并且器件尺寸越小,Ioff越大。高k栅介质能够减小IEDT,进而减小了Ioff,其中HfSiON、HfLaO可以使边缘隧穿电流减小2～5个数量级且边缘诱导的势垒降低(FIBL)效应很小。但当栅介质的k>25以后,由于FIBL效应,关态泄漏电流反而增大。