基于MPC8280的CPU单元与内部总线驱动程序设计

介绍了一种由MPC8280处理器、CAN通信控制器SJA1000和FlexRay通信控制器MFR4310构成的CPU单元及其总线接口驱动程序设计。为了实现CPU单元在分布式飞行控制计算机的内部总线可靠通信,分析了两种总线控制器的读写时序,并采用CPLD设计了接口逻辑。以MFR4310为例,阐述了VxWorks下的总线控制器驱动程序设计和移植。按照样例飞行控制计算机各单元间的通信协议,建立了多节点的测试平台,对满负载的通信情况进行了测试,结果表明接口逻辑正确、驱动程序工作稳定,满足设计要求。     

基于数据通道指令流程图的硬布线控制电路设计

文章介绍了一种建立在数据通道上的指令流程图，并介绍了基于这种指令流程图的硬布线控制设计方法，这种硬布线设计方法达到了较高的抽象层次，符合EDA正向设计的思想。     

基于I~2C串行扩展的并行处理系统设计

I2C总线构成简单,使用灵活,被广泛应用于嵌入式产品设计。多片体积小、成本低的单片机作为主机共享总线并行处理,能够解决单机处理资源、实时性不足的问题,为复杂的应用需求提供了低成本高性能的解决方案。介绍了多主机系统硬件设计中布线和组合逻辑电平不同部分的方法,提出了一种解决总线竞争的软件方法并给出实现代码。     

一种基于CPU总线通信的同步设计方法

<正>在宇航产品设计中，有时需要把多个FPGA作为外设挂接在CPU并行总线上。出于功能实现需求，FPGA和CPU可能工作在不同的时钟域下，而不同时钟域下的信号传输需要进行跨时钟域处理来避免亚稳态问题。本文通过介绍常用的CPU总线通信同步设计方法，提出了握手协议存在的安全隐患，如果仅对CPU控制信号进行跨时钟域处理，可能导致FPGA内部触发器的数据端产生毛刺，从而导致FPGA误响应CPU指令。经过仿真测试证明，在CPU读写时序余量充裕的前提下，可以采用对多比特的地址线和数据线打一拍的操作来解决FPGA内部触发器数据端的毛刺问题，为更可靠地进行总线通信提供了一种思路。     

一种VLSI零偏差时钟线网布线算法

本文给出了一种时钟线网布线的新算法。算法基本上消化了时钟偏差，并使线网总线长得到了最小化。其关键在于：１在旋转定位的基础上，采用平衡合并的原则构造时钟树拓扑结构，并在合并过程中，保证点与弧之间的连续优化。２根据拓扑表，确定详细布线时的连线走向，从而对总线长作出了进一步的优化。实验结果表明，我们的算法是有效的，能够较好地用一大规模集成电路的时钟线网的布线。     

基于FPGA的PCI接口控制器的设计与实现

给出了一种基于FPGA实现PCI总线接口控制器的设计方案，包括实验板主设备和目标设备的接口控制器设计，主要对实验板作为主设备以MDA方式进行数据传输时的说明。本设计在ModelSirn环境下对Verilong HDL源程序进行前仿真，在Xilinx ISE环境下进行逻辑综合，布局布线后下载到Xilinx公司生产的XC2V6000芯片内。[编者按]     

通道区布线的线网分布优化问题及其算法

在ＶＬＳＩ布线设计中，线网的分布情况直接影响到ＶＬＳＩ芯片的电学性能、可靠性和制造成本。但是，由于通道区布线问题的计算复杂性很高＾［１］，布线过程中往往没有考虑到线网的分布问题，因此，布线完成后有必要对布线结果进行一次线网分布优化。本文中提出了两种工艺的双层通道区布线线网分布优化问题，并给出了相应的算法。     

通道区布线的线网分在优化问题及其算法

在ＶＬＳＩ布线设计中，线网的分布情况直接影响到ＶＬＳＩ芯片的电学性能、可靠性和制造成本。但是，由于通道区布线问题的计算复杂性很高￣［１］，布线过程中往往没有考虑到线网的分布问题，因此，布线完成后有必要对布线结果进行一次线网分布优化。本文中提出了两种工艺的双层通道区布线线网分布优化问题，并给出了相应的算法。     

基于SOPC的PCI总线高速数据传输系统设计

本文针对一体化侦察通信接收机高速数据传输的需求,提出了一种基于SOPC实现PCI总线高速传输系统的设计方案。该方案将PCI桥与用户逻辑集成到一片FPGA上,并利用片上CPU实现了DMA控制器的自动配置和总线异常处理,提高了系统数据速率。经硬件平台验证,该设计能够实现大于100M bytes/s的PCI总线传输速率。     

基于多种EDA工具的ASIC设计

本文结合RISC—CPU实例，采用华虹NEC提供的0.35μm 3.3v的工艺库，介绍了利用多种EDA工具进行设计ASIC的实现原理及方法，其中包括设计输入、功能仿真、逻辑综合、时序仿真、布局布线、版图验证等具体内容。并以实际操作介绍了整个ASIC设计流程。     

基于微控制器和模糊算法的EPS系统设计

概述了电动助力转向系统EPS( Electric Power Steering)的工作原理和硬件系统。设计了基于XC2365芯片的EPS系统,在控制策略方面采用模糊控制算法,对无刷直流电机进行控制。通过采用MATLAB软件对系统进行仿真和采用实车进行场地实验结果表明：相对于未使用EPS系统的车辆,采用基于模糊算法的EPS系统使得车辆操作更稳定。     

基于硬件描述语言的简易CPU设计

基于可编程逻辑器件FPGA,利用Verilog硬件描述语言,采用自顶向下和模块化的设计方法,先将CPU的每个模块进行软件设计与仿真,再将每个模块综合起来,设计并验证了一种简单CPU逻辑控制器。对CPU关键功能模块进行了原理分析,并通过Max＋PlusⅡ软件编译适配,给出了时序仿真图。同时在硬件上实现了简单指令控制的流水灯实例,完成了完整的Verilog硬件描述语言的简易CPU设计。该设计具有很强的灵活性与可靠性,只要适当扩展或修改指令集就可以使CPU实现更多的功能。     

基于FPGA和MC35I的远程数据采集系统

数据采集系统一般采用CPU控制,有线传输,成本较高,监控距离受限,故很难达到多路数据采集的实时性,因此考虑采用硬件直接控制,实现实时数据采集,并充分利用现有的网络通信资源,达到成本较低的无线远程监控目的。提出了采用由FPGA（现场可编程门阵列）控制多路A／D转换和数据存储,并采用GPRS（通用分组无线电业务）网络数据传送方式的设计方案,介绍了其硬件组成和信号流程,阐述了主要软件模块的实现过程。目前该系统已应用于某污水处理系统。     

基于SoPC的嵌入式DVR监控系统设计

介绍了基于VW2010编解码芯片、FPGA和Nios Ⅱ CPU的嵌入式MPEG-4 DVR监控系统的模块化设计，并在此基础上进一步介绍了NiosⅡ CPU对VW2010芯片的控制。     

模糊控制器专用集成电路的设计与实现

提出了一种用数字逻辑电路设计模糊控制器的方法。该模糊控制器电路不用ＣＰＵ，全部算法由数字逻辑电路实现，具有运算速度快的特点，适合于需要高速控制的场合。该模糊控制器电路具有被激活的规则自动生成功能，不需要大规模的ＲＡＭ或ＲＯＭ存储模糊规则，电路规模小，易于实现，特别适合于输出控制量为离散值的应用场合。已在一片ＦＰＧＡＸｉｌｉｎｘ４０１０ＰＧ１９１－６上实现了该模糊控制器电路，并成功地应用于温控系统。     

一种基于SoPC技术的HDTV台标机设计

介绍了一种可通过网络进行控制的HDTV台标机设计方案,该方案在FPGA平台上实现,主控制器为NiosⅡCPU,视频输入和输出接口为HDMI,最高支持1 080p分辨力的非压缩视频流,用户可通过网络协议传输需要叠加的图像.     

A Built-in-Self-Test Σ-Δ ADC Prototype

This paper presents a built-in-self-test (BIST) Σ-Δ ADC prototype. The BIST circuity uses the proposed modified controlled sine wave fitting (CSWF) procedure to calculate the signal power and the total-harmonic-distortion-and-noise power in time domain separately. Compared with conventional Fast Fourier Transform (FFT) analysis, neither complex CPU/DSP nor bulky memory is required. The added BIST circuitry is purely digital and the hardware overhead is as low as 11.9 K gates. A prototype comprising the second-order design-for-digital-testability Σ-Δ modulator chip and an FPGA board which implements the digital functions is used to demonstrate the effectiveness of the BIST design. Measurement results show that the SNDR difference between conventional FFT analysis and the proposed BIST design of the standard ??6 dBFS, 1 KHz tone test is only 0.3 dB. Furthermore, the tested dynamic range values by both methods are the same. The proposed BIST implementation achieves the advantages of compact hardware, high test accuracy, and the flexibility of adjusting the stimuli which are important features for BIST applications.     

基于运动控制芯片MCX314的运动控制器设计

设计了一种基于MCX314运动控制芯片的4轴3联动的运动控制器,采用了单片机C8051F020对运动控制芯片MCX314进行控制的嵌入式运动控制器方案,给出了MCX314与C8051F020的硬件连接及实现圆弧插补的流程图,实践表明该方法可以实现低价、高效的运动控制器,且开发过程也较为简单.     

一个可重利用、低功耗RISC CPU IP核的设计

研究设计了一个可重利用、低功耗的精简指令计算机 (RISC)中央处理器的知识产权 (IntellectualProper ty)核。该RISCCPUIP核采用单时钟周期、两级流水线、哈佛总线结构。在相同处理速度下 ,其功耗降低至传统PICCPU功耗的约 1/ 4。设计的IP核用台湾联华电子 (UMC) 0 .2 5微米CMOS工艺实现 ,测试结果验证了文中的理论成果 ,并成功地实现了该IP核的工业化应用。     

一种低功耗CPU卡的设计

地址总线的功耗是整个CPU卡电路系统功耗的重要来源.降低地址总线上的翻转率可以有效降低整个系统的功耗.文章在分析CMOS电路功耗和几种总线编码的基础上,提出了一种改进的T0-BI编码,并将此种编码应用于CPU卡用芯片的设计.结果表明,采用此种编码可以有效地降低CPU卡电路的功耗.