基于DSP/FPGA的超高速跳频系统基带设计与实现

介绍某超高速跳频通信系统基带部分的设计与实现,该系统选用2FSK调制方式,并选择合适跳频频带以抑制镜像频率;讨论了跳频器、跳频序列、快速位同步以及跳频图案同步以及跳频信号解调等跳频通信系统的关键技术,给出了基于DSP和FPGA的发射/接收系统的详细软/硬件架构设计及关键核心模块的设计方案,最后给出系统的实测结果。     

基于FPGA＋DSP的跳频电台传输系统

高速率跳频、高带宽技术是提高跳频发射机性能的关键,本文结合软件无线电思想和架构,提出一种基于FPGA＋DSP的跳频电台传输系统的设计方案,该系统兼容多种调制方式和跳频速率及数码率。系统采用上下变频器作为系统基带信号与中频信号之间的频率转换器,还给出了系统电路原理图和程序流程图。     

基于RS码的跳频信号发生器的设计

为了得到具有最佳跳频性能的跳频图案,采用RS码作为跳频序列,控制DDS产生各种频率正弦波。RS跳频序列具有非重复且汉明相关性能好的特性,能够使跳频信号产生最大的跳频增益。相比传统跳频序列,RS跳频序列不存在频率滞留问题。直接数字频率合成器DDS具有许多直接式频率合成技术DS和问接式频率合成技术IS所不具备的优点,如具有极高的频率分辨率和极短的频率转换时间等。文中给出了跳频信号发生器的设计方案,使用MATLAB仿真验证了该方案的可行性。     

跳频通信信号源的研制

介绍了一种基于FPGA和DDS(DirectDigitalSynthesizer)技术的跳频信号源实现方案。DDS采用AD公司的最新频率合成器件AD9852,其中频率控制字存储在FPGA内部RAM单元中,FPGA通过40针总线接口向AD9852写入频率控制字。该信号源具有可编程、可升级的优点。     

基于DSP和DDS的差分跳频系统频率合成器设计

差分跳频技术以其跳速高、抗干扰能力强等特点,是今后短波跳频通信的发展方向。本文主要介绍一种差分跳频系统中的频率合成器设计方案,选用直接数字频率源DDS芯片AD9854作为核心器件,采用DSP芯片TMS320VC5402控制DDS的方式输出发射频率。实际测试结果表明:频率转换速率快,波形质量好。     

一种应用于UHF读写器的数字跳频技术

针对超高频(UHF)读卡器在实际应用中容易出现盲区而无法顺利读取标签的情况,提出了应用于UHF读写器的数字跳频技术方案。通过上位机软件发送数字跳频参数给FPGA,FPGA根据得到的参数对集成锁相环芯片Si4133、功率放大器RF2173及外设进行配置,得到数字跳频的载波信号。测试结果证明,该方案应用于UHF读卡器项目中,能顺利读到标签。     

基于混沌序列的跳频信号源FPGA设计与实现

提出了一种基于混沌序列的跳频信号源的设计及硬件实现方法;该方法基于FPGA技术,以Logistic混沌映射电路作为跳频序列发生器,以直接数字频率合成器作为跳频信号源的基础;在FPGA上完成数字频率合成,并利用高性能的AD9777实现数模转换;实验测试结果表明,该信号源在2MHz～32MHz频率范围内,实现了16个频点的跳变频率且性能良好,能够满足实际工程的需要。     

基于nRF9E5的抗干扰跳频通信设计

首先介绍nRF9E5片上系统芯片的基本结构和工作原理,探讨无线收发器工作频率设定的方法和收发模式下的工作过程,然后介绍利用该芯片实现无线跳频通信的软件编程设计。无线跳频通信技术是指传输信号的载波频率按预定规律进行离散变化的一种扩频通信技术。该技术的主要特点是载波频率按照伪随机码（PN码）序列产生的跳频图案高速变化,因此具有非常好的抗干扰、抗截获和抗人为阻塞能力。     

跳频序列族构造技术研究

在破译能力研究中,跳频序列用于控制载波频率随时间的变化规律,性能对跳频系统的性能有重大影响.跳频序列设计的技术难点在于所设计的序列必须有足够的抗干扰能力,同时需要有良好的序列相关性能.通常的方法是基于m序列构造跳频序列族有明显缺陷.为了提高抗干扰破译和组网能力,提出新的基于RS码来构造跳频序列族的方法提高了序列的复杂性,增强了抗干扰能力和组网能力.并依照序列的汉明相关准则,利用MATLAB软件对新方法产生的序列性能进行了仿真分析,验证了方法的正确性、可行性和优越性.     

FPGA在数字式频分多路副载波解调器中的应用

提出了一种基于FPGA的数字式频分多路遥测系统副载波解调器的设计方案。详细论述了如何利用FPGA的特点来解决多路调频信号的解调问题。这种解调器容易和计算机相结合形成数字式FM－FM遥测数据处理系统,以适应现代遥测技术的发展需要。     

某机载电台检测仪的跳频源的设计与实现

针对某机载电台技术指标的检测控制需求以及该电台激励信号和响应信号的特点,提出一种以FPGA(EP1C12)作为控制核心,采用DDS(AD9850)+PLL(MC145152)数字频率合成的跳频信号发生器的实现方案,介绍了该信号发生器的硬件组成框图及工作原理,并详细描述了各个模块的具体软件实现.通过Quartus Ⅱ 7.0仿真,并将相应的程序加载到硬件平台中,证明已达到设计目的.该跳频信号源可在45.5MHz范围内实现全频段跳频.     

一种自适应的宽频信号源系统设计和实现

主要介绍了一种宽频带、相位噪声低、杂散抑制度高的频率合成系统。该设计使用了频率合成芯片ADF4351和高速可编程芯片FPGA来完成自适应控制,不仅实现了输出频率范围35 MHz~4.400 GHz、功率可调范围为-4 d Bm~5 d Bm的低相噪稳定的频率源,同时还实现了对全频带频率的转换时间和跳频范围的智能控制。     

超高速跳频信号源的设计与实现

跳频速率和带宽是决定跳频系统抗干扰性能的重要参数。基于软件无线电设计思想和架构,研究超高速宽带跳频信号源的关键技术与实现方法。在以FPGA为核心的数据处理模块上进行基带信号产生,并通过FPGA对AD9957的控制,结合乒乓操作,使跳频切换的不稳定时间限制在纳秒级,最终实现中频频段的高速跳频信号产生。测试表明,基于该技术设计的超高速跳频信号源能够稳定实现40~240 MHz宽频带范围内200 k Hops/s跳频信号有效模拟。最后分析了超高速跳频信号源的抗干扰性能,并给出了实验结果。     

基于FPGA的差分跳频信号产生电路研究

为提高跳频通信的抗干扰能力，设计一个基于FPGA差分跳频信号的产生电路，首先提出差分跳频通信机理，然后提出基于FPGA差分跳频信号电路实现的技术过程，设计差分跳频信号产生的关键模块，最后实现差分跳频信号的产生。以此完成基于FPGA差分跳频信号产生电路的实现。通过解调后的传输数据与初始设置的传输数据做对比，结果表明，此次基于FPGA差分跳频信号产生电路正确实现，研究为后续进一步提高跳频通信的抗干扰能力具备一定的借鉴意义。     

频率估值自同步方案设计与性能分析

现有跳频自同步方案中抗干扰性能最强的方法是串行滑动相关法和并行匹配滤波两种方案,但是滑动相关法捕获速度比较慢,匹配滤波法系统结构比较复杂。为了克服这些缺点,提出了频率估值自同步方案,该方案使用STFT获取跳频载波频率,利用频率控制字逆向恢复PN序列以获取系统同步。从捕获时间期望、抗干扰性能及系统复杂度三方面对新方案进行了评价,从理论及程序仿真验证了方案在大信噪比下的可行性。本方案在大信噪比信道中有较强的抗干扰及快速捕获能力。     

基于Kalman滤波的单频北斗载波相位实时周跳探测

在应用北斗单频接收机对矿区进行实时变形监测时,为提高北斗单频载波相位观测值预处理中周跳探测的精度,提出了基于Kalman滤波的单频北斗载波相位实时周跳探测方法,论述了粗差与周跳的识别方法。利用某矿区的北斗单频载波相位实测数据进行实验,结果表明,该方法能高效、灵敏、实时地探测出周跳发生的位置。     

基于DSP的短波跳频频率合成器的设计

针对传统跳频通信系统跳频器的频率转换速度慢、分辨率低等不足,设计了基于现代数字信号处理和直接数字频率合成技术的高性能跳频器,采用高速数字信号处理器(DSP)和直接数字频率合成器(DDS)来完成跳频器的功能,以m序列为跳频序列;DSP采用TI公司的TMS320VC5402,它一方面作为DDS芯片的控制器,控制DDS芯片的工作;另一方面产生m序列;DDS芯片采用ADI公司的AD9852,它在DSP的控制下完成频率合成,同时还可以实现数字调制;跳频信号输出后经测试系统进行检测,输出幅度随频率变化的阶梯波,以此来测试系统输出跳频信号的性能.     

基于AD9858的宽带跳频信号发生器的设计

AD9858是美国AD公司研制的一款性能优异的DDS芯片，可广泛应用于军事和民用等各个领域。分析了AD9858工作原理的基础上，介绍了采用SPCE061单片机与AD9858DDS芯片作为核心器件、以跳频图案选取频率控制的跳频信号发生器的设计方案，电路结构简单，抗干扰性好，适合用作RF信号源硬件的设计平台。     

相位可控双路同频信号源的FPGA部分设计与实现

介绍了直接数字频率合成(DDS)技术的基本原理,给出了基于Altera公司FPGA器件的相位可调双路同频正弦信号发生器的设计方案,同时给出了其软件程序和试验结果。试验结果表明:该方法生成的双路同频正弦信号具有波形失真小、频率和相位精度高,且输出频率与相位可调等优点。     

一种高速跳频接收机的改进设计方案

提出了一种新的利用接收机前端双多锁相环(PLL)和基带直接数字频率合成(DDS)共同实现高速跳频的设计方案,根据系统的特点确定动态范围、发射功率、接收灵敏度等关键指标,进行了高速跳频制导接收机的总体方案、射频前端和基带基本算法框架设计,实现了76000跳/s的跳频速率,减小了接收机的体积,同时降低了功耗.理论分析和测试结果表明,接收机达到了较高的性能.