高速突发通信系统中伪码时钟的快速同步

提出一种在高速、突发扩频通信环境下伪码时钟再生的新方法．依照这种方法设计出了一种快速、高精度的伪码时钟再生电路,并用ＥＰＬＤ器件付诸实现．给出了该时钟再生电路的性能分析、电路实验结果及在实际应用环境下的测试结果．     

高速相干光接收机的全数字时钟恢复方案

时钟恢复是相干光接收机研究中的一个关键问题. 首先对目前相干光接收机中有代表性的时钟恢复方案进行了分析,并针对解决现有方案中高采样率需求和非全数字实现的问题,提出一种新的适用于高速相干光接收机的时钟恢复方案. 在所提方案中,将Gardner误差检测算法与插值滤波器相结合,使其具有算法复杂度低、可全数字化实现等优点. 最后,在112Gbit/s偏振复用 非归零码 差分四相移键控（PM NRZ DQPSK）传输系统中对所提方案进行了仿真实验验证. 仿真结果表明,所提的全数字时钟恢复方案在高速相干光接收机中能精确补偿由于本地采样时钟的频率和相位偏移带来的采样定时误差.     

SAToIP的联合自适应时钟恢复机制及性能分析

设计一种应用于SAToIP模式下的联合自适应时钟恢复机制.利用接收端的时间戳进行频率估计,恢复出上行时钟的信息.为了在相同的时间间隔内获得更高的精确度,进行了分频比的统计校正.针对消抖缓存区出现溢出或者“读空”的现象,在缓存区设定门限,进行占满偏移率的补偿.综合利用基于时间戳以及基于消抖缓存区的技术,克服了IP网络的随机时延抖动.仿真结果表明,经过该机制的恢复后的时钟信息优于相关标准的要求.通过对试验样机平台的测试,证实了本机制达到较好的业务性能.     

非系统卷积码信息恢复算法的研究

简述了不变因子分解定理,讨论了不变因子分解定理在非系统卷积码译码信息恢复中的应用,最后通过一个实际例子说明用不变因子分解定理求解信息恢复矩阵的方法和步骤。     

(n0,1,m)非系统卷积码信息恢复算法的研究

文章讨论了欧几里德算法及其有关定理,重点研究了欧几里德算法在非系统卷积码信息恢复中的应用,最后通过一个实际例子说明用欧几里德算法求解信息恢复矩阵的方法和步骤。     

n０，１，m非系统卷积码信息恢复算法的研究

文章讨论了欧几里德算法及其有关定理,重点研究了欧几里德算法在非系统卷积码信息恢复中的应用,最后通过一个实际例子说明用欧几里德算法求解信息恢复矩阵的方法和步骤。     

基于QDSOA-TOAD结构的NRZ-RZ格式转换器

针对光网络中非归零（NRZ）与归零（RZ）格式转换的问题,利用量子点半导体光放大器（QD-SOA）的快速非线性效应和全光非对称解复用器（TOAD）干涉结构,提出了一种基于QDSOA-TOAD结构的光数据格式转换器,可以实现高速格式转换,且在很大程度上减少了频率啁啾对转换信号的影响。通过系统建模,验证了160Gbit/s NRZ-RZ光信号格式转换的可行性和有效性;并给出了关键参数的选择范围。通过合理设置系统参数,可以获得较高的输出品质因子Q。     

基于SOA-XPM的波长变换器研究

研究了PTDS软件仿真平台上半导体光放大器交叉相位调制(SOA-XPM)波长变换器的变换特性,分析了运用波长转换器时输入信号光功率、输入探测光功率、偏置电流等对变换信号的消光比Ex、Q值及误码率BER的影响,并对该波长转换器的变换特性进行了研究,其研究结果对优化设计SOA-XPM波长变换器有一定的参考价值。     

一种高速数据采集系统设计

目前,大部分DSP处理器仅提供了串口通汛方式,或者内部集成了 USB接口,但只支持USB1.1协议该方式仅适合少量数据的传送,不能满足通讯、图像处理等需要高速数据交换场合的应用结合TMS320C5416与 EZ-USB FX2接口的特性设计了一种高速数据采集系统.该数据采集系统支持USB2.0协议.数据采样率高,传输速度快,数据处理能力强.     

基于CH372接口芯片的USB高速数据采集系统

以AT89C51为核心，采用TLC55108位串行A／D转换器和高速FIFO，基于CH372设计了一个高速数据采集系统，详细介绍了硬件电路设计、固件程序设计、驱动设计和应用程序接口。该系统在实际应用中得到了很好的效果，证明了该系统的可行性。     

基于FPGA的高速数据采集控制技术的研究

传统的数据采集一般都是基于CPU控制下的A/D转换及数据存储技术. 由于受到CPU指令执行时序的限制,这种控制模式很难突破1 MHz以上的数据采样速率. 本文介绍一种基于FPGA的高速A/D转换、数据采集、存储控制技术. 数据采集系统采用ALTERA公司的FPGA芯片EP4CE6E22C8N为控制器,产生高速A/D转换器及大容量SDRAM存储器工作所需要的控制时序信号,对采集速率可达100 MHz的高速A/D转换芯片AD9283进行采样控制及快速缓存处理. 整个设计在QuartusⅡ与KeilC-51平台下,运用Verilog语言及C语言描述软件编程,正确实现了AD9283转换的工作时序控制及采样的数据存储处理.     

一种双端口存储器高速数据采集系统

介绍一种用双瑞口存储器的高速数据采集系统设计方法.这种数据采集系统由于不存在单独的数据传输时间,可以充分发挥高速器件的功能,极大提高数据采集速率,而且硬件电路也极为简单可靠.     

一种高速数据采集系统的实现

介绍了一种高速数据采集系统的实现，该系统采用数据采集模块结台数据接口卡做为专用硬件辅助设备，通过PCI总线扩展到微机上，在视窗操作系统环境下使用软件编程的方法，以微机作为采集控制单元经总线对硬件辅助设备进行配置和操作，实现了4路高采样率的数据采集、控制和双向通讯功能。测试表明，该系统可应用于多种高速数据采集场台。     

基于PCI总线高速数据录取系统设计

介绍了ＰＣＩ总线特点及ＡＭＣＣ Ｓ５９３３ＰＣＩ控制器的结构和功能，提出了３种基于ＰＣＩ总线、利用Ｓ５９３３和ＦＰＧＡ设计的高速采集和存储方案，并从性能和结构上进行了比较。     

基于高速DG的伪随机序列及其产生研究

针对专用伪随机序列发生器的不足,对基于高速数据发生器的伪随机序列及其产生作了较深入的研究。阐述了伪随机序列的几种码制和产生方式,提出了基于高速数据发生器的伪随机序列设计的一般原则和方法,并给出了典型伪随机序列在高速数据发生器中的设计实现和实验结果。