集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法,首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构,并根据器件结构给出了阻性负载时器件的大信号等效电路.探讨了该结构器件的VLSI工艺实现方法,设计了工艺流程.讨论了设计抗ESD二极管相关参数所需考虑的主要因素,并给出了结构实现的工艺控制要求.     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法，首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构，并根据器件结构给出了阻性负载时器件的大信号等效电路. 探讨了该结构器件的VLSI工艺实现方法，设计了工艺流程. 讨论了设计抗ESD二极管相关参数所需考虑的主要因素，并给出了结构实现的工艺控制要求.     

DRI MC SOI LIGBT器件漂移区新结构的可实现性

简介了减薄漂移区多沟道SOI LIGBT结构雏形，根据先进VLSI工艺调研结果讨论了减薄漂移区新型微结构的可实现性。提出了可能实现的三种表面微结构及其工艺实现方法，指出了这种器件雏形结构存在的几个主要问题，有针对性地探讨了改进措施。并提出了面向智能Power ICs应用的同心圆环源漏互包SOI LIGBT结构。及其迄待研究的主要问题与部分解决措施。     

基于130 nm SOI工艺数字ASIC ESD防护设计

绝缘体上硅(SOI)工艺具有寄生电容小、速度快和抗闩锁等优点,成为低功耗和高性能集成电路(IC)的首选.但SOI工艺IC更易受自加热效应(SHE)的影响,因此静电放电(ESD)防护设计成为一大技术难点.设计了一款基于130 nm部分耗尽型SOI (PD-SOI)工艺的数字专用IC (ASIC).针对SOI工艺ESD防护设计难点,进行了全芯片ESD防护原理分析,通过对ESD防护器件、I/O管脚ESD防护电路、电源钳位电路和ESD防护网络的优化设计,有效减小了SHE的影响.该电路通过了4.5 kV人体模型ESD测试,相比国内外同类电路有较大提高,可以为深亚微米SOI工艺IC ESD防护设计提供参考.     

LDMOS器件在ESD保护中的应用

本文针对LDMOS器件在ESD保护应用中的原理进行了分析,重点讨论了设计以及应用过程中如何降低高触发电压和有效提高二次击穿电流,结合实际工艺对器件进行参数优化,得到了承受4KV ESD电压的LDMOS器件.     

基于0.18μm工艺SOI技术60V LDMOS的设计与分析

随着功率器件尺寸的不断缩小,绝缘体上硅技术所受的关注度日益增加。在0.18μm工艺条件下基于SOI技术,运用SILVACO公司的工艺仿真(Athena)和(Atlas)器件仿真模拟软件,完成了对60 V LDMOS的设计与分析,对不同沟道管宽度的器件进行研究,并结合实际流片的测试结果,对器件直流性能进行了表征与分析,发现SOI器件无明显的由氧化埋层隔离作用所产生的显著影响器件性能的浮体效应和kink效应,实现了性能优良的小尺寸60 V LDMOS器件。     

一个连续且解析的SOI LDMOS表面势模型

提出了一个实现全耗尽与部分耗尽自动转换的体接触SOI LDMOS连续解析表面势模型.采用PSP的精确表面势算法求解SOI器件的表面势方程,得到了解析的以栅压和漏压为变量的SOI器件正、背硅/氧化层界面的表面势.修正了全耗尽状态下的反型层电荷和体电荷表达式,结合PSP的模型方程,给出连续解析的体接触SOI LDMOS直流模型.仿真结果与实验数据比较,二者吻合得很好,表明该模型能精确表征SOI LDMOS直流特性.     

一个连续且解析的SOI LDMOS表面势模型

提出了一个实现全耗尽与部分耗尽自动转换的体接触SOI LDMOS连续解析表面势模型.采用PSP的精确表面势算法求解SOI器件的表面势方程,得到了解析的以栅压和漏压为变量的SOI器件正、背硅/氧化层界面的表面势.修正了全耗尽状态下的反型层电荷和体电荷表达式,结合PSP的模型方程,给出连续解析的体接触SOI LDMOS直流模型.仿真结果与实验数据比较,二者吻合得很好,表明该模型能精确表征SOI LDMOS直流特性.     

基于SOI工艺集成电路ESD保护网络分析与设计

由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。     

用于智能功率集成电路中的LDMOS/LIGBT混合结构

本文提出了一种新型的LDMOS/LIGBT混合结构.它兼具LIGBT的驱动能力强和LDMOS的速度快的特点,并且衬底电流小,能很好的抗闭锁.利用此结构可在很宽的电压范围内得到一稳定的输出信号.数值模拟和实验表明此结构对实现智能功率集成电路中的高、低压端信号传输具有突出的优点.