基于双FPGA系统的高速全局动态重构设计与实现

基于双FPGA芯片的可重构原型系统,提出一种系统高速全局动态重构设计方法。利用Xilinx Virtex-7系列FPGA的常规配置通道,使用一片规模较小的FPGA芯片作为重构控制器对大规模算法FPGA芯片实现全局动态重构。实验结果表明,系统重构时间小于60 ms,与常规FPGA逻辑下载方法相比,配置效率提高了2~3个数量级。     

HDLC协议原理及FPGA实现研究

高级数据链路控制(HDLC)协议是在数字通信领域中广泛应用的协议之一,用以在远程用户之间实现资源共享和信息交互。HDLC协议是一种面向比特流的数据链路层协议,其特点有高效性、可靠的透明传输以及强大的差错检测功能。文章介绍了HDLC协议的帧结构,并研究了HDLC协议在发送端如何组帧以及接收端实现解帧的过程,提出一种利用FPGA编程实现HDLC协议的硬件处理方法,将编写的代码下载到Xilinx FPGA芯片中并测试通过,证实了HDLC协议利用FPGA实现的可行性。与HDLC专用芯片相比,该方法可靠性高、灵活性好以及实现简单,具有良好的应用前景。     

MIMO实验系统中基于DSP的HDLC实现

HDLC(高级数据链路控制)协议的功能可由专用的HDLC处理芯片或FPGA(现场可编程门阵列)实现.在所研制的MIMO(多输入多输出)实验验证系统中选用TI公司的DSP(数字信号处理器)TMS320C6416实现HDLC功能.该DSP具有主频600 MHz高速处理器,可通过PCI(外设部件接口)总线和EMIF(扩展存储器接口总线)连接外部其他处理芯片,实现系统多层通信协议.     

FPGA动态可重构技术原理及实现方法分析

FPGA动态重构技术主要是指对于特定结构的FPGA芯片,在一定的控制逻辑的驱动下,对芯片的全部或部分逻辑资源实现在系统的高速的功能变换,从而实现硬件的时分复用,节省逻辑资源。本文以SRAM FPGA的可重配置特性为基础,结合几种新型的动态重构FPGA芯片结构,分析了FPGA动态重构技术的原理,讨论了其实现方法。     

FPGA 动态可重构技术原理及实现方法分析 覃祥

摘要:FPGA 动态重构技术主要是指对于特定结构的FPGA 芯片,在一定的控制逻辑的驱动下,对芯片的全部或部 分逻辑资源实现在系统的高速的功能变换,从而实现硬件的时分复用, ,节省逻辑资源。本文以SRAM FPGA 的可 重配置特性为基础,结合几种新型的动态重构FPGA 芯片结构,分析了FPGA 动态重构技术的原理,讨论了其实现 方法。     

基于ZA7V的TFT液晶控制器设计

介绍一款现场可配置片上系统芯片--Zylogic ZA7V,重点介绍利用CSL功能模块,实现TFT液晶控制器的设计.     

基才FPGA的DDSIP核设计

以Ahera公司的QuartusⅡ7．2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件．结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统（SOPC）,利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。     

一种可重构数据压缩信息处理系统的设计实现

本文介绍可重构电子系统相关技术的发展现状,在分析了JPEG2000标准编解码芯片ADV212内部结构和工作原理的基础上,提出了一种可重构的数据压缩信息处理系统设计方案,它结合了FPGA器件的灵活性和专用图像数据编解码芯片的高效性,系统架构上主要运用FPGA资源实现系统重构,即运用可编程逻辑对图像数据压缩芯片ADV212进行寄存器配置、数据码流调度控制以及系统时序逻辑适配。经过图像数据的压缩解压对比测试,该数据压缩信息处理系统具有较高的峰值信噪比(PSNR),在实现了系统可重构同时,能够满足某型高速光通信系统对图像数据压缩实时性和数据完整性的要求。     

一种FPGA在线配置FLASH的方法

提出了一种在线配置FLASH芯片数据的方法。利用FPGA丰富的逻辑资源，以及产生精确时序的能力，使FPGA一方面与电脑并行口通信，获取数据，另一方面产生对FLASH的控制波形，实现了对FLASH存储器的在线配置。该方法在我们的显示控制电路中得到成功应用，而且可以扩展到所有类似系统中。     

一种基于FPGA最小系统的PROM扩展方法

给出了一种基于FPGA最小系统的PROM扩展方法,利用对FPGA的配置用SPI串行接口Flash芯片的控制,实现了Flash芯片的重复使用。该方法在FPGA最小系统的基础上无需增加任何其他器件,简化了设计、减少了FPGA的管脚开销。文中还给出了利用FPGA控制Flash的软件设计过程,并给出了仿真波形图。通过ChipScope软件的观测结果,证明了方法的正确性。     

多通道高速HDLC处理器的设计与实现

本文详述了由一个具有分时处理能力的HDLC处理器对128逻辑通道数据进行高速、并行、实时处理的设计与实现过程,并讨论了其实现关键技术,给出了系统中关键结点的功能仿真波形图.     

HDLC协议处理芯片在微机查号系统中的应用

在目前的数字通信系统或网络设计中,普遍采用了HDLC协议,该协议是在同步网上传输数据时需要遵守的数据链路层协议,也是一种面向比特位的数据链路控制协议。HDLC协议的实现方式有两种,分别是软件实现和硬件实现。本文介绍了HDLC协议的特点,采用硬件实现的方法,及采用HDLC协议处理芯片MT8952B设计和实现了在微机查号系统中的数据传输,并对采用此方法实现数据通信的优点进行了阐述。     

基于TMS320DM6437的McBSP与EDMA实现串口通信

针对DSPTMS320DM6437,为了实现FPGA和DSP间的串口通信,采用了其同步多通道缓冲串行口（McBSP）和增强型直接存储器存取（EDMA）。软件程序设计未使用传统的芯片支持库,而是采用McBSPDriver和EDMALLD,实现了FPGA和DSP数据的连续双向传输,并且DSP作为接收方时采用乒乓缓存,防止数据丢失,同时利用DSP／BIOS实现了EDMA中断,可对收到的数据进行处理,保证了实时性和数据传输效率。     

基于FPGA的多媒体传感器网络网关的设计与实现

本文针对多媒体传感器网络的典型应用智能家居系统,抽象出系统模型.为使网内多媒体数据方便快捷地提供给用户,设计了支持连接外部多种异构网络的网关.网关在接入PSTN网络的设计中,我们采用HDLC(高级数据链路控制)协议以确保数据信息的可靠互通,并基于FPGA技术设计和实现了HDLC控制协议.进而,为了提高HDLC芯片的处理效率,接收缓存设计为一个多Block FIFO模式,支持多个Block的并行读写.本文设计的多Block接收缓存,包括独立BRAM和共享BRAM两种方式,旨在适应多种需求,并有效减少对CPU的中断.最后,我们通过Modelsim对基于FPGA的HDLC芯片进行仿真,验证读写控制、收发、时隙、中断等功能,并且在实际测试板上运行测试通过.     

A comparison by simulation and by measurement of the substrate noise generated by CMOS, CSL, and CBL digital circuits

Current-steering logic (CSL) and current-balanced logic (CBL) are logic families that have been proposed with the objective of reducing the substrate noise in mixed-signal integrated circuits. These two families are compared here with conventional CMOS by simulation, using a substrate model extracted from the layouts, and also by measurements on a test chip. With small, low-power cells, noise reduction of CSL and CBL with respect to CMOS is only marginal; the same result is obtained with large, high-power (buffer) cells, if the supply wire inductance is very low. For large cells with typical wire bonding supply inductance (of the order of 10 nH), CBL cells provide significant noise reduction and are more effective than CSL cells; these become even noisier than CMOS cells for large inductance values. The results here, considering the real substrate noise, are more reliable than previous evaluations considering only the amplitude of the supply current spikes.     

微型光谱仪的CCD检测系统设计

论述了一种基于高灵敏度CCD的光谱检测系统设计方案和实现方法。该设计方案充分发挥了CPLD器件与USB2.0接口芯片紧密配合使用所形成的强大功能优势,避免了单独使用单片机器件,有效降低了系统功耗并减小了PCB板尺寸。通过对关键技术问题的分析解决,设计并实现了具有高精度、低功耗、微型化和集成化等特点的微型光谱仪CCD检测器。     

基于SOPC的嵌入式IP网关实现方案

针对宽带卫星数据通信需求,提出一种基于可编程系统芯片(SOPC)的嵌入式IP网关实现方案。卫星数据通信网链路层一般采用高级数据链路控制协议(HDLC),该方案在单芯片上设计并实现了高速HDLC核,并建立了嵌入式Linux软件环境。与普通方案相比,该方案具有灵活、高效和高性能等突出优势。介绍了方案的设计思想、要点和软硬件架构,给出了设计实例,并在实际系统中得到充分验证。     

HDLC协议处理器的FPGA实现

讲述了一种HDLC协议的硬件设计实现,并在FPGA上成功地实现了综合。全部设计方案采用VHDL语言描述。实验结果证明这种设计有效可行,可以满足一些系统的要求。对HDLC功能设计采用的是“Top to Down”(、“从顶到底”)的方法,根据要求的功能先设计出顶层的原理框图,由若干个功能模块组成。再把各个模块细化为子模块,各层的功能用硬件描述语言来实现。设计采用分块处理的方法使各个模块的设计简单灵活、易于修改,适合中小批量通信产品的设计。     

利用电流传送器设计微波有源电感

本文借鉴低频电路中用电流传送器综合低频有源电感的思路提出一种设计微波有源电感的新方法.根据这种方法.获得了八种微波有源电感的电路结构.并且实际设计制作了一个小型化低损耗的芯片有源电感.这种方法非常适合于设计MMIC微波有源电感或有源滤波器.